一只豌豆象的博客

电容器储蓄电荷的能力称作静电容量。电容器的电极面积越大、电极间距离越小，静电容量就越大。此外，在电极间插入电介质也可以增加静电容量。不过在作为电子元件使用时，电极面积是无法随意扩大的。因此，若要在保证大面积的同时实现小型化，主要会采用两种手段。一是将电极和介电体像卷轴一样卷起来。二是将电极和介电体做成三明治状，重叠成积层构造。

随着核心电源网络的电压裕度持续降低，端到端电源完整性建模变得愈发困难，究其原因，是作为系统设计者，我们通常无法得知供应商提供的芯片die模型（die model）的准确性，本文就一个实际的案例，对该问题进行了较为深入的探讨，为正确判断die模型的正确性提供了一种行之有效的思路。

本文演示如何使用一个2000A 阶跃电子负载对2000A PCB核心电源网络(PDN)设计进行有效验证。在此过程中，还需要进行可扩展的2000A供电网络的实际设计，包括并联电压转换器和多个控制回路，以此了解设计的权衡和挑战。并且，使用最新的基于测量的模型对转换器进行建模，然后使用最新的 EDA 仿真工具对瞬态、频率、EM、DC 和电热进行仿真，这对于节约硬件设备的采购资金投入是非常有意义的。

当前，DDR5标准定义的最高传输速率达到了6400 Mbps，而供电电压降低至1.1V，加之DDR众多的总线数量，对高密度布线的PCB提出了更高的设计挑战，除了通道串扰，平面噪声耦合也成为设计中的重点分析对象，在这样的技术背景下，本文介绍了通过腔体谐振分析定位PDN问题，从而减轻通道远端串扰（FEXT）和近端串扰（NEXT）的设计案例。

确定PCB去耦方案的策略是使用频域目标阻抗法，通过层间电容和分立电容器组合的使用，保证电源轨阻抗在几kHz到最高目标频率的范围内低于目标阻抗值，从而实现电源完整性的设计目标。 一个完整的PDN网络由VRM、去耦电容、平面电容、封装和片上电容以及负载组成，本文将对这些组成部分逐一进行设计讨论。

通过本文的讨论，可以知道PCB层数、层的分配和层的顺序对EMC性能的影响，除此之外，还有一些因素同样也很重要，比如：1. 层间距；2. 正交布线时的信号层分配；3. 对信号布局的整体规划，如时钟、总线、高速、低频等等。因为每种叠层都有其优缺点，只有尽可能地考虑更多的影响因素，才可能做出合理的设计选择，而做出这些选择则需要理论和实践不断的累积，希望通过对本文的阅读和理解，可以为PCB设计提供必要的技术参考。

去耦电容，其作用是为元器件工作提供稳定的续流保障，在高速运行的IO，会不断产生快速变化的电流，电源模块无法及时给器件提供稳定的电流，此时，就只能依靠器件附近的电容给予电荷缓冲，以使工作电压保持稳定，一个生动的比喻，电容可理解为灌满水的小池塘，一旦池塘附近的庄稼缺水，能立刻从池塘得到补充，而无需求助于远方的水厂；另一个作用，是为高速器件产生的高频噪声提供一条就近流入地平面的低阻抗路径，以避免这些噪声干扰到其他的电路功能。

对于电容的摆放，关键就是与负载之间的安装距离，容值最小的电容，有最高的谐振频率，去耦半径最小，因此放在最靠近芯片的位置，而大容值的电容，因为其谐振频率很低，对应的波长非常长，因此去耦半径也就很大，这也就是为什么工程设计中不太关注大电容在电路板上位置的原因。

电感和磁珠不仅在外形上相似，而且功能上也存在很多相同之处，有些应用场景下，两者甚至可以相互替代使用，但是，电感和磁珠之间真的能完全划上等号吗？答案是否定的。

PCB的电源网络是由电介质材料隔开的两个平行金属板所组成，可以通过以下的3种方法对其谐振模式进行分析：基于腔体模型的计算；基于SPICE等效电路；基于全波数值电磁算法的3D模型。

目前，高速PCB产品设计中，高速接口的应用日益普及，对于复杂的设计而言，高速走线就如同“蜘蛛网”一样密布在PCB各处，因此，在进行PCB检查及评审时，必要的高速PCB设计经验法则及规则是工程师开展工作必不可少的知识储备。

之前，有同事问过小编这样的问题：“PDN设计中，为何会推荐容值间隔10倍及其以内的电容组合呢？”小编并没有立刻就去回答这个问题，因为，如果要解释好这个问题，小编认为还是需要引入微波谐振器的概念，而普通的电学原理只能解释其表，不能洞察其根本，本文，就带大家一起来深入探讨下这个问题的答案。

一直以来，PI仿真工程师都在执着于进行PDN的仿真，而很少去进行测量数据的对比，因此，在遇到质疑仿真准确度的时候，往往缺少强有力反击的底气，本文不仅进行了仿真与数据的差异化对比，而且对电容的高低温性能做了一些探索，得出的结论具有一定的参考意义。