千兆通信中的发送链路（三）——CRC校验模块和ODDR模块

一、概述

本文章实现本设计的最后两个模块：CRC_ctrl模块和ODDR模块，然后便可以将数据包从板卡传递到主机。

二、crc_ctrl模块

1. 前面的文章介绍到，crc校验需要滤除首部的8byte数据，所以我们可以在上一篇文章的checksum_ctrl的模块中，增加一个输入信号delt_flag，该信号在读ram的地址为1时拉高为9时拉低。

2.delt_flag信号和输入的数据有效信号组合产生crc校验开始的信号；

3. 产生一个计数器，该计数器在crc校验结束之后开始计数，计数到4即可；

4. crc计算的结果需要高低位对调，因为我们在crc校验计算时候是先从低位输入计算的，crc最后的结果需要取反，是因为这是以太网crc校验的要求。

5. 在完成此模块的代码的时候，一定要注意延拍的问题，要保证数据和相应的数据有效信号要对齐。

三、ODDR模块

1. oddr模块是iddr模块的逆向实现，是一个源语，这里输入比iddr多了一个相移时钟tx_clk，是为了使数据的采样沿再在数据中间；

2.此模块需要使用三次oddr源语，一个是产生数据，一个是产生使能信号，一个是产生时钟。