- 博客(14)
- 收藏
- 关注
RSS订阅原创 CP测试（持续更新）
无线探针卡（Wireless Probe Card）：传统探针卡通过物理接触传输数据，而无线探针卡概念逐渐发展，通过无线方式（如电感应、射频等）与被测器件进行数据传输，适用于嵌入式测试或难以进行物理连接的环境。定制探针卡（Custom Probe Card）：根据特定测试需求定制，适用于具有特殊测试要求或测试环境的情况，如特定的封装类型、测试频率范围或接触点布局。同轴探针卡（Coaxial Probe Card）：专门设计用于高频和射频（RF）测试，具有同轴结构，可减少信号损失和干扰，提高测试准确性。
2025-07-16 15:59:29
195
原创 封装工艺1（持续更新）
传统封装工艺主要包括DIP（双列直插封装）、SOP（小外形封装）和QFP（四方扁平封装）等，通过引线键合（Wire Bonding）实现芯片与基板的电气连接。这一阶段出现了BGA（球栅阵列封装）和CSP（芯片尺寸封装），通过焊球替代引线，提升I/O密度和散热性能，为后续先进封装技术奠定基础。2.5D/3D封装：采用TSV（硅通孔）技术实现芯片垂直堆叠，提升带宽与能效。Fan-Out（扇出型封装）：取消基板，直接在封装层布线，缩小尺寸并提高性能。SiP（系统级封装）：集成多芯片于单一封装，实现异构集成。
2025-07-14 16:08:29
928
原创 半导体掺杂技术
工艺控制：包括污染控制（防止颗粒、有机物、薄膜、金属离子等污染，污染源来自操作者、清洗过程、高温处理、工具等）和参量控制（精确控制温度、时间、气体流量等，其中气体流量的稳定和可重复性对工艺影响较大，通过自动化进舟出舟、使用试片来控制时间，采用假片等方式稳定气体流量）。提供载流子的杂质：一类是提供载流子的受主杂质或施主杂质，如 Si 中的 B（硼，受主杂质，形成 P 型半导体）、P（磷，施主杂质，形成 N 型半导体）、As（砷，施主杂质，形成 N 型半导体）。
2025-07-08 16:46:37
1133
原创 半导体清洗工艺
▪APM（SC - 1）：由氢氧化铵、过氧化氢和去离子水按 NH₄OH:H₂O₂:H₂O = 1:1:5 混合而成，在 75 - 80℃下，通过氧化和微刻蚀去除表面颗粒，还能去除轻度有机物污染和部分金属污染，同时使表面粗糙度与硅氧化和刻蚀同步发展，常用于光刻前清洗。▪HPM（SC - 2）：盐酸、过氧化氢和去离子水按 H₂O₂:H₂O = 1:1:6 混合，HCl 溶解碱金属离子和铝、铁、镁的氢氧化物，并与残留金属离子络合，去除硅中金属污染物，适用于蚀刻后或 CVD 前清洗。
2025-07-07 11:31:52
357
原创 半导体平坦化（持续更新）
因此，在多层布线的每一个环节中，平坦化技术都是必不可少的，它为多层布线的顺利进行提供了保障，使得芯片能够实现更复杂的功能和更高的性能。此外，平坦化对于多层布线的实现也起到关键作用，它能确保各层布线之间具有良好的电连接和绝缘性能，提升芯片的整体可靠性和性能。该方法具有一定的平坦化效果，但存在一些明显的缺点。它结合了化学腐蚀和机械研磨的双重作用，在抛光过程中，抛光液中的化学物质与晶圆表面的材料发生化学反应，使其软化或溶解，同时抛光垫通过机械研磨作用去除软化或溶解的部分，从而实现表面的平坦化。
2025-07-01 11:36:17
388
原创 湿法刻蚀（后续更新）
刻蚀液浓度：浓度越高，刻蚀速率越快，是最难控制的参数（溶液浓度在刻蚀过程中持续变化）。缺点：钻蚀严重（各向异性差），难以获得精细图形，仅适用于刻蚀 3μm 以上的线条。各向同性刻蚀：刻蚀方向无明显差异，各向异性差，导致刻蚀侧壁不够陡峭。刻蚀选择性：对不同材料的差异化刻蚀能力，确保非目标材料不受损伤。刻蚀均匀性：晶圆表面刻蚀深度的均匀性，避免芯片结构偏移或失真。刻蚀搅拌：影响刻蚀速率均匀性，精确控制有一定难度。刻蚀深度控制：精确控制深度以保证芯片性能和可靠性。刻蚀温度：温度越高，刻蚀速率越快，相对容易控制。
2025-06-29 22:06:18
351
原创 干法刻蚀（后续更新）
利用气态物质在特定条件下（如等离子体环境）与被刻蚀材料发生化学反应或物理作用，从而实现材料的去除，具有刻蚀精度高、均匀性好、可控性强等特点，能满足半导体制造中对精细图形加工的要求。在半导体集成电路制造中广泛应用，用于完成晶圆表面材料的选择性刻蚀，如刻蚀硅、金属、氧化物等薄膜材料，以形成晶体管、布线等各种微细结构，是实现芯片高集成度和高性能的关键工艺之一。干法刻蚀是相对于湿法腐蚀而言的刻蚀技术，在半导体制造中用于图形转移，即在光刻胶形成图形后，通过刻蚀在其下方材料上重现相同图形。二、干法刻蚀原理与特性。
2025-06-29 16:59:51
257
原创 曝光方式（后续不断更新）
X 射线掩模版结构包含吸收体（如 Au、W、Ta 等）、薄膜（如 BN、Si₃N₄、SiC 等）和衬底（Si 芯片）。邻近效应电子束轰击金属产生的背散射，会使大面积光刻胶层不同程度曝光，导致图形模糊、畸变，这一效应称为邻近效应。X 射线光刻分辨率：可达 0.13μm，适用于 0.1 - 0.25μm 的超微细加工。光源为发散型，难以聚集形成平行光，其发射形式决定 X 射线到达硅片的形式。电子束光刻应用：广泛用于制造高精度掩模版、移相掩膜和 X 射线掩模版。例如 IBM 的 X 射线掩模版。
2025-06-29 16:53:48
153
原创 半导体的光照系统（后续不断更新
ArF 激光：波长 193nm，是当前主流 DUV 光刻的核心光源，支持 45nm 至 7nm 工艺，广泛应用于高端芯片制造（如 7nm CPU、先进逻辑电路）。技术突破：通过浸没式光刻技术（在镜头与硅片间填充高折射率液体），可将 193nm 光的有效波长缩短，进一步提升分辨率，实现 7nm 以下工艺的延伸。技术地位：目前最先进的光刻光源，直接突破 DUV 的波长限制，支持 3nm 及以下先进工艺节点（如台积电、三星的 3nm 芯片）。特点：成本较低，但波长较长，受衍射极限限制，难以满足更小线宽的需求。
2025-06-27 15:27:36
320
原创 半导体光刻工艺及光刻胶
定义：光刻（Photolithography）是半导体制造中的核心图形转移技术，利用光学系统将掩模版（Mask/Reticle）上的电路图案精确投影到涂覆光刻胶的硅片表面。化学放大胶（CAR） 光酸生成剂（PAG）曝光产酸→PEB催化树脂脱保护 高灵敏度，适用于深紫外（DUV）及EUV KrF, ArF, EUV。将曝光后的硅片浸入显影液（如TMAH），溶解可溶性区域（正胶溶解曝光区，负胶溶解未曝光区）。对比度（Contrast）：区分曝光/未曝光区域的能力（高对比度=陡峭侧壁）。
2025-06-26 14:32:39
1065
原创 半导体外延（详细请看思维导图）
外延生长是在单晶衬底上按其晶向生长新单晶薄膜的工艺，可制造不同化学组分多层膜，便于后期器件制作。其主要方法有 MOCVD 和 MBE，前者适用于批量生产，后者多用于科研。按工艺可分为气相外延（VPE）、液相外延（LPE）、固相外延（SPE）和分子束外延（MBE）等，其中 VPE 用于硅的外延，LPE 适用于 II-V 族化合物，SPE 常见于离子注入退火过程，MBE 需超真空蒸发。外延层具有缺陷少、可实现原位均匀掺杂等优势，还能制备超晶格结构及 GaAs HEMT、LED 等器件所需的特定结构层。
2025-06-26 00:32:16
149
原创 硅片的倒角，研磨及热处理
硅片加工中，倒角通过机械磨削或化学腐蚀去除边缘毛刺，改善应力集中，提升后续工艺良率；研磨利用磨料与研磨盘机械作用，减薄硅片并降低表面粗糙度，需控制压力、转速等参数以保证厚度均匀性；热处理则通过退火等工艺消除加工应力、修复晶体缺陷，如高温退火可改善硅片晶格完整性，氢退火能钝化表面杂质。三者紧密衔接：倒角为研磨提供规整边缘，研磨为热处理奠定表面基础，热处理优化硅片内在性能。该流程需严格把控工艺参数，确保硅片尺寸精度、表面质量及电学性能满足半导体器件制造要求。想要思维导图的友友可以私信我。
2025-06-26 00:03:18
149
原创 半导体的衬底公艺
另外还有以镁（Mg:5）和氯化铵（NH₄Cl）为原料，在介质中反应生成相关物质（文档中表述为 (SH4)，可能存在信息误差），以及后续进行重新排列等内容，但这部分信息表述较为模糊，具体工艺细节有待进一步明确。整体来看，文档对半导体衬底工艺的主要流程有一定呈现，但部分内容存在表述不清、信息残缺的情况，如某些工艺的具体步骤、反应的详细过程等，若要更全面、准确地了解半导体衬底工艺，还需结合更完整、清晰的资料进行深入学习。半导体衬底是半导体工艺的关键组成部分，是用于在其上生长或制造半导体器件的基片基础材料。
2025-06-24 22:39:57
295
原创 芯片实训一个月的主要内容（先来看看有关芯片材料吧）
通过实训，学员可以深入了解芯片集成工艺的各个环节，掌握相关技术和设备操作，为从事芯片设计和制造等相关工作打下基础。封装工艺流程：包括晶圆切割、芯片贴装、键合、塑封等步骤，保护芯片并实现与外部电路的连接。芯片实训中的芯片集成工艺内容主要涵盖芯片设计、制造、封装和测试等环节。光刻工艺：通过光刻技术将电路图案转移到硅片上，包括涂胶、曝光、显影等步骤。封装类型选择：根据芯片尺寸、功能等选择合适的封装类型，如DIP、BGA等。可靠性测试：通过温度循环、湿度等试验，评估芯片的可靠性。
2025-06-23 13:52:28
187
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人