ChipMentor-CSDN博客

原创【PCIe】 Understanding the PCIe 5.0 L1.2 Exit Process

[PCIe] Understanding the PCIe 5.0 L1.2 Exit Process。

2025-04-18 22:44:52 13453

原创【PCIe】PCIe 5.0中L1.2低功耗子状态退出机制

PCIe 5.0引入的L1.2低功耗子状态使设备在空闲时可以将链路功耗降至极低，为移动设备和高性能节能系统带来了显著的功耗优化。然而，更深的省电伴随着更长的唤醒延迟，因此需要精巧的机制来平衡性能与能耗。CLKREQ#作为关键的唤醒信号，采用双向开漏设计，使上下游任意一端在需要时都能拉低该信号发起唤醒请求。CLKREQ#的电平高低与参考时钟开闭直接关联，退出L1.2时需保持其有效以确保唤醒流程顺利完成。REFCLK参考时钟在L1.2状态下被关闭以节省功耗，退出时由CLKREQ#触发重新开启。

2025-04-18 22:37:37 1399

原创【PCIe】深入解释 PCIe 5.0 中 L1.1 与 L1.2 的关系

还可通过读取 PCI 配置空间的 Capabilities，确认是否设置了 L1 PM Substates Control Register，以及 CLKREQ# 和 T_POWER_ON 配置。进入 L1.1/L1.2 后，如果平台检测到设备将长时间不工作，就可以进一步用。是比 L1.0 更深的低功耗状态，但不如 L1.2 深。，在不能进入 L1.2 时，L1.1 提供中等的功耗降低 + 较低的退出延迟。命令可看到某个 PCIe 设备是否支持 L1.1/L1.2。

2025-04-18 22:35:33 1126

原创【PCIe】pcie 设备进入power gating 的时候，有要求link状态进入L1.2吗？

PCIe电源管理

2025-04-18 22:33:23 361

原创 A detailed study of finite state machine (FSM)

FSM电路设计英文总结

2025-04-18 22:27:40 797

原创数字电路中有限状态机（FSM）设计方法调研报告

数字电路状态机大总结

2025-04-18 22:16:04 569

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

原创 【PCIe】 Understanding the PCIe 5.0 L1.2 Exit Process

原创 【PCIe】PCIe 5.0中L1.2低功耗子状态退出机制

原创 【PCIe】 深入解释 PCIe 5.0 中 L1.1 与 L1.2 的关系

原创 【PCIe】pcie 设备进入power gating 的时候，有要求link状态进入L1.2吗 ？

原创 A detailed study of finite state machine (FSM)

原创 数字电路中有限状态机（FSM）设计方法调研报告

空空如也

空空如也

原创【PCIe】 Understanding the PCIe 5.0 L1.2 Exit Process

原创【PCIe】PCIe 5.0中L1.2低功耗子状态退出机制

原创【PCIe】深入解释 PCIe 5.0 中 L1.1 与 L1.2 的关系

原创【PCIe】pcie 设备进入power gating 的时候，有要求link状态进入L1.2吗？

原创数字电路中有限状态机（FSM）设计方法调研报告