二进制补码 Mealy FSM

He_wowo

于 2021-10-06 15:49:24 发布

阅读量325

点赞数

CC 4.0 BY-SA版权

分类专栏： HDL Bis 学习文章标签： verilog

本文链接：https://blog.csdn.net/He_wowo/article/details/120625524

HDL Bis 学习专栏收录该内容

18 篇文章

订阅专栏

该博客介绍了如何使用Verilog语言实现一个简单的双状态机，该状态机为Mealy型，其输出依赖于当前状态及输入信号。模块包括输入时钟、复位、输入信号和输出。状态机在每个时钟边沿根据当前状态和输入更新状态，并根据状态和输入产生输出。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

module top_module (
    input clk,
    input areset,
    input x,
    output z
); 

    parameter A = 0, B = 1;
    reg [1:0] state, next;
    
    always @(*) begin
        case (state)
            A : next = x? B : A;
            B : next = B;
        endcase
    end
    
    always @(posedge clk or posedge areset) begin
        if (areset)
            state <= A;
        else
            state <= next;
    end
    
    assign z = (state == A & x) || (state == B & ~x); // Mealy 型输出取决于state & input
    
endmodule