[从零开始学习FPGA编程-39]:进阶篇 - 语法-硬件模块的单元测试:仿真激励、testbench

本文介绍了FPGA开发中的硬件单元测试,重点讲解了Verilog的testbench,包括testbench的作用、代码框架和与工作代码的关系。通过计数器的案例解析,展示了testbench的代码结构,强调了其与工作代码的异同点及特点,如只有输出、内部信号声明、时钟和复位信号的生成。

作者主页(文火冰糖的硅基工坊):文火冰糖(王文兵)的博客_文火冰糖的硅基工坊_CSDN博客

本文网址: 


目录

前言:

第1章 硬件的单元测试

1.1 什么是硬件的单元测试

1.2 仿真既是单元测试也是集成测试

第2章 testbench代码的测试框架

2.1 verilog的module

2.2 verilog测试代码与工作代码的关系

2.2 testbench功能仿真提供的调试功能

第3章 代码解读

3.1 计数器的工作代码

3.2 计数器的testbench代码

第4章 testbench代码与工作代码的比较

4.1 相同点

4.2 testbench代码的特点

第5章 testbench的代码结构

5.1 定义module:只有输出,没有输入

5.2 内部信号申明

5.3 生成测试时钟

5.4 复位生成

5.5 其他控制信号(激励信号)的生成


前言:

在C/C++语言中,可以非常方便的编写“单元”测试代码,通用PC机上执行与验证,在通用PC的集成开发环境汇总验证,Linux还提供了通用的gdb工具,对代码逻辑的运行进行单步跟踪。

Verilog是硬件的组成与逻辑关系的描述性语言,它最终的执行环境是FPGA硬件,是不是必须到目标硬件上才能验证Verilog编写的程序呢?如何对Verilog编写的程序进行单元测试呢?

Verilog提供了单元测试的基本框架,modelsim工具提供了单元测试的编译和执行环境,这个过程在硬件领域称为仿真激励。

第1章 硬件的单元测试

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

文火冰糖的硅基工坊

你的鼓励是我前进的动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值