手把手教你学PCIE--配置空间的访问和 BAR 资源的访问时序

PCIe EP设备外部会连接许多模块实现上述流程，比如应用层设置app_ltssm_enable和app_hold_phy_rst，一般会通过power_up模块实现。上图为PCIe初始化的基本流程，需要注意的是，配置请求只能有CPU发起，即对应PCIe的RC端（Root Complex）。应用层设置app_hold_phy_rst=1，重新配置PHY的寄存器参数。应用层设置app_ltssm_enable=1，使能PCIe的链路训练。开始应用层传输，完成初始化流程。如GEN3,GEN4的切换等。

PCIe（PCI Express）设备的初始化过程是一个复杂而关键的过程，它确保了PCIe设备在系统启动时能够正确配置并与主机进行通信。

1.上电reset 2.设置超时时间 3.进入training过程。主要解决问题有：link rate的双方谈判。每条lane上的bit lock。lane的polarity。每条lane上的symbol lock/block aliagnment。一个link上的多条lane的排列顺序，link width的双方谈判，对于多条lane组合成的一个link怎么做lane-to-lane的de-...

Linux PCIE平台驱动分析（PCIE控制器初始化，PCIE设备驱动初始化）PCIE控制器需要看具体厂商spec手册（自行了解）Linux内核驱动开发（字符设备，DMA，DT等等）（1）整体驱动流程图。

访问PCIe配置空间using Intel Chipsets        目前用于访问PCIe配置空间寄存器的方法需要追溯到原始的PCI规范。为了发起PCI总线配置周期，Intel实现的PCI规范使用IO空间的CF8h和CFCh来分别作为索引和数据寄存器，这种方法可以访问所有PCI设备的255 bytes配置寄存器。Intel Chipsets目前仍然支持这种访问PCI配置空间的方法。

当 PCIe 驱动程序中的probe函数被调用执行时，意味着设备已经被枚举，并且其 Base Address Registers (BARs) 资源已经由系统分配好了。probeprobeprobe在probeioremap()

硬件上电复位：系统上电时，所有 PCIe 设备都会进行复位。链路训练（Link Training）：主机和设备之间通过链路训练状态机（LTSSM）协商链路参数（如速度和宽度）。配置空间访问：主机通过配置空间读写来发现和配置设备。资源分配：主机为设备分配内存映射 I/O 区域（BARs）、中断向量等资源。驱动程序加载和高级配置：操作系统加载设备驱动程序，并进行更高级的配置和状态监控。硬件上电复位：确保所有设备处于已知的良好状态。链路训练：主机和设备通过 LTSSM 协商链路速度和宽度。

PCIe链路训练失败可能由硬件、固件、驱动或系统配置等多因素引起。

系统对于PCI的初始化大体分为4个阶段：1.BIOS 对PCI设备进行初次枚举：在系统启动时，BIOS 会扫描系统中的PCI总线，识别和枚举连接在总线上的所有PCI设备，并为它们分配资源（如IO端口、内存地址等）。2.PCI设备系统枚举的前期准备：在操作系统启动后，系统会进行更深入的PCI设备枚举工作。这个阶段会包括文件系统相关目录的建立（如/sys/bus/pci/devices/）、访问方法的初始化等准备工作。3.PCI设备的系统阶段枚举：在系统准备就绪后，会对PCI设备进行系统级别的枚举。

PCI 初始化过程一 :总线拓扑结构的建立 系统对PCI总线的初始化过程比较复杂，要做的事情比较多。其中关键的一个环节就是总线拓扑结构的建立。这里通过文字描述拓扑结构的建立的算法，详细的故事还得看code。 算法从总线0开始搜索PCI系统并定位系统中所有的PCI设备与Bridge。它将建立起一个描叙系统拓扑结构的数据结构链表。另外它还为所有的Bridge进行编号。 PCI数据

硬件检测与枚举：系统启动时扫描 PCIe 总线，发现并识别连接的设备。资源分配：内核根据设备的 BAR 配置为其分配相应的物理地址范围。驱动程序注册：驱动程序通过注册自己，并提供设备匹配表和回调函数。设备探测与初始化：当设备匹配成功时，调用probe函数，启用设备、请求资源、映射 BARs 并进行其他初始化操作。设备运行与管理：通过映射后的虚拟地址访问设备资源，并处理中断等。设备移除与清理：在remove函数中释放资源并禁用设备，最后取消驱动程序的注册。

1.PCIe初始化流程 PCIe硬件初始化完成的标志是盘进入最大速率L0状态，进入L0状态后，主机和盘就能正常使用TLP报文进行数据传输。参见图1。 从状态机可以看到，盘进入L0只能是通过Configuration或者Recovery进入（L0s只能通过L0状态进入，再退出到L0）。 下图是抓取的一次盘的完整上电LTSSM跳转，左边是盘，右边是槽位。参见图2。 从整体的LTSSM可以看到，盘是从Detect --> polling --> configuration -->G1 L0–

主机侧通常由CPU、芯片组和操作系统（包括BIOS/UEFI和驱动程序）负责，而设备侧由PCIe设备的硬件和固件（FW）负责。以下是具体的初始化流程，以及主机侧和设备侧的协调过程。| 主机侧 | | PCIe链路 | | 设备侧 || 8. 设备初始化 | |主机侧通过配置空间访问设备侧的寄存器，获取设备信息（如厂商ID、设备ID）。

ROM代码：GPU SOC芯片的ROM代码在设备通电后加载到内部RAM中，初始化设备的基本配置，确保设备准备好接受主机的进一步配置。主机配置：主机的BIOS/UEFI固件枚举设备，读取配置空间，分配地址空间，并写入BAR寄存器。GPU响应：GPU SOC芯片接收主机分配的地址空间，更新其内部配置，确保地址空间的正确映射。通过这些步骤，GPU的SOC芯片能够正确配置自身的PCIe控制器，确保与主机的PCIe链路正常工作。

转：https://blog.csdn.net/abcamus/article/details/73518752 google了一圈，发现xilinx论坛的一个回答比较好， 链接如下： https://forums.xilinx.com/t5/PCI-Express/PCI-express-Base-Address-Register/td-p/685289 里面讲了如何访问BAR指定的mem空间。 下面对BAR空间以及配置空间的访问做一个系统的总结，其实就是在回答以下几个问