verilog语言入门 - 多路选择器 2选1 和4选1

最新推荐文章于 2025-07-07 14:41:00 发布

NueyLi

最新推荐文章于 2025-07-07 14:41:00 发布

阅读量1.1w

点赞数 2

CC 4.0 BY-SA版权

分类专栏： quartus

本文链接：https://blog.csdn.net/NueyLi/article/details/102997935

这篇博客介绍了如何使用Verilog语言实现2选1和4选1多路选择器。对于2选1选择器，通过控制SEL信号可以选择IN0或IN1作为输出。在4选1选择器中，结合SEL1和SEL2两个控制信号，可以选取IN0, IN1, IN2或IN3作为输出。" 115008998,9178466,"深度学习：ELMO, BERT与Transformer解析

多路选择器
一，二选一选择器
——————————————————————————————
// module top, 选择器（mux）的代码，
module top(
IN0 , // input 1
IN1 , // input 2
SEL , // select
OUT ); // out data
parameter WL = 16; // 输入输出数据信号位宽
input [WL-1:0] IN0, IN1;// 选择器的两个输入数据信号
input SEL; // 通道选通的控制信号
output[WL-1:0] OUT; // 选择器的输入数据信号

reg [WL-1:0] OUT;
// 生成组合逻辑的代码
always @ (IN0 or IN1 or SEL) begin
if(SEL) // SEL为1 选择输入1
OUT = IN1;
else // SEL为0 选择输入0
OUT = IN0;
end
endmodule
// endmodule top
——————————————————————————————

二，四选一mux

——————————————————————————————
// module top, 选择器（mux）的代码，
module top3(
IN0 , // input 1
IN1 , // input 2
IN2 , // input 3
IN3 , // input 4
SEL1 , // select1
SEL2 , // select2
OUT ); // out data
parameter WL = 16; // 输入输出数据信号位宽
input [WL-1:0] IN0, IN1, IN2, IN3;// 选择器的两个输入数据信号
input SEL1, SEL2; // 通道选通的控制信号
output[WL-1:0] OUT; // 选择器的输入数据信号