Xilinx TPG IP使用

最新推荐文章于 2025-07-28 20:08:58 发布

原创最新推荐文章于 2025-07-28 20:08:58 发布 · 3.1k 阅读

5 ·

CC 4.0 BY-SA版权

转载请关注我的-公众号-青儿创客基地-QQ技术交流群852283276

文章标签：

#fpga

FPGA 专栏收录该内容

43 篇文章

订阅专栏

本文档介绍了在ZynqMP平台上使用media-ctl工具进行视频流处理设备的配置，包括tpg配置和frmbuf_wr配置。通过示例展示了如何设置V4L2子设备'a0010000.v_tpg'的格式，并尝试改变其帧率和分辨率，但输出结果显示配置未生效。内容涉及媒体控制器API的使用和设备状态的查询。

参考

配置

tpg配置，

frmbuf_wr配置，

在zynqmp上输入，

# media-ctl -d /dev/media0 -p
Media controller API version 4.19.0

Media device information
------------------------
driver          xilinx-video
model           Xilinx Video Composite Device
serial          
bus info        
hw revision     0x0
driver version  4.19.0

Device topology
- entity 1: vcap_tp0 output 0 (1 pad, 1 link)
            type Node subtype V4L flags 0
            device node name /dev/video0
        pad0: Sink
                <- "a0010000.v_tpg":0 [ENABLED]

- entity 5: a0010000.v_tpg (1 pad, 1 link)
            type V4L2 subdev subtype Unknown flags 0
            device node name /dev/v4l-subdev0
        pad0: Source
                [fmt:UYVY8_1X16/0x0@1/30 field:none colorspace:srgb]
                -> "vcap_tp0 output 0":0 [ENABLED]