xilinx video mixer 编写

Video Mixer IP核用于Alpha融合和多视频或图层融合，支持17个图层的融合(一个主图层和16个叠加图层)，以及一个可选择的Logo图层。

Xilinx LogiCORE™ IP Video Mixer 核（PG243）是一个高度可配置的视频处理模块，设计用于将多个视频或图形层（最多 17 层，外加可选的徽标层）混合为单一的输出视频流。该 IP 核支持通过 AXI4-Stream 或内存映射 AXI4 接口输入视频层，具备全局或逐像素 alpha 混合、缩放、颜色空间转换和色度重采样功能。Video Mixer 是早期 On-Screen Display IP 的继任者，广泛应用于视频处理流水线、嵌入式系统和专业视频设备。

FPGA双线性插值图像缩放详细讲解，上板验证稳定通过，提供3套工程源码和技术支持 此功能模块使用HLS实现，并已封装导出IP，可在工程中添加并使用，可提供HLS工程源码； 若是用verilog实现双线性插值图像缩放，是一项及其复杂的事情，且不能做到任意比例，网上也有源码，不信你可以去下载并验证，肯定做不到任意比例缩放；这样一来，HLS则成为了更好的选项，偷偷告诉你，HLS几行代码就搞定了；

https://forums.xilinx.com/t5/Video-and-Audio/Video-Beginner-Series-5-Saving-simulation-outputs-to-an-image/td-p/860595 如何在视频或者图像仿真的时候输出一个测试结果(直接看仿真窗口结果可太痛苦了) 用PPM格式真的很棒 这一课对VIP 和 sv的范本也很赞 https://forums.xilinx.com/t5/Video-and-Audio/Video-Beginner-..

FPGA调用 Video Mixer IP 实现多路视频拼接，提供4套工程源码和技术支持 Video Mixer IP是OSD的升级版，vivado2019.1后OSD已不再使用，Video Mixer IP主要功能就是实现视频叠加输出，最多可叠加16路视频，但现实项目几乎用不到这么多路。本设计调用Xilinx主推的VDMA做图像缓存，调用Video Mixer IP做视频拼接，提供4套vivado工程，分别为1路视频直接输出，2路视频拼接，3路视频拼接，4路视频拼接，旨在让大家掌握Video Mixer

在Verilog 级别 我们经常碰到的一个问题就是怎么在仿真中加入一个图像源文件 PPM格式是个好办法， 稍后值得试一试 https://forums.xilinx.com/t5/Video-and-Audio/Video-Beginner-Series-3-RTL-simulation-with-input-from-an-image/td-p/853243 ...

Reference:https://china.xilinx.com/content/dam/xilinx/support/documentation/ip_documentation/v_mix/v5_2/pg243-v-mix.pdf 对于图层叠加的需求，可以选择使用xilinx的OSD和Mixer IP，但是，Xilinx的vivado工具在2020后便不再支持OSD IP而是支持Mixer IP了。而且需要大家注意的时，Video Mixer IP这里有个坑，在我使用Mixer IP的过程中，发现

v_mix_0 是Enable Logo Layer 之后的结果，可以看到占用了 Block RAM 48 个，一共才109个

Video Frame Buffer IP 简介 Video Frame Buffer Read/Write IP 支持您将视频数据从存储器域（AXI4 存储器映射接口）迁移到 AXI4-Stream 接口，或反之亦然。 从更高层次来看，它的作用与我们在先前视频系列（视频系列 24、视频系列 25、视频系列 26 等）中所使用过的 AXI VDMA IP 并无差异。 那么为什么要使用 Video Frame Buffer IP 核而不是 AXI VDMA IP 呢？ 答案就记录在（赛灵思答复记录 7

教程参见： https://forums.xilinx.com/t5/Video-and-Audio/Video-Beginner-Series-1-Introduction-to-Digital-Video/td-p/849035 基础知识什么时候都要学的~ 后面的教程是VGA的。。现在有VGA的开发板都不多了...不过仍然值得一看。 By Luke Liu / 庐客留 2021.02.20 ...

这一课是讲解AXI Video视频流信号格式的 https://forums.xilinx.com/t5/Video-and-Audio/Video-Beginner-Series-2-From-Native-video-to-AXI4-Stream/td-p/851073 这个教程非常有帮助的一点就是 对视频流AXI信号的介绍： 尤其是 tdata / tvalid / tready / tuser / tlast信号的具体含义都是什么。。。 简单扼要，附有测试工程，非常有帮助! 工程是20.

Xilinx video 基础教程 从图片的基础开始讲的 非常推荐 https://forums.xilinx.com/t5/Video-and-Audio/Xilinx-Video-Series/td-p/849583 上面链接是目录