- 博客(6)
- 资源 (2)
- 收藏
- 关注
RSS订阅原创 hls+rtl实现uart2axi
本文结合传统RTL设计方法与高层次综合(HLS)技术，实现UART到AXI接口转换的高效设计。通过分析两种方法的优势互补性，提出了一种混合设计架构，在保证性能的同时显著提高了开发效率。
2025-07-21 21:52:00
153
原创 利用开源uart2axi4实现串口访问axi总线
本文主要介绍axi4_lite_master主机uart2axi4，利用开源uart2axi4我们可以通过python，轻松访问axi4_lite_slave寄存器，大大方便fpga工程师进行系统调试和定位bug。
2025-07-11 07:08:44
723
原创 开源axi4_lite_interconnect介绍
本文先深入探讨xilinx的axi interconnect核心特性，然后再介绍开源AXI4-Lite Interconnect的特性，并通过对比，对axi interconnect有个系统性的认识。如果你用xilinx的vivado开发环境建议用xiliinx的axi interconnect，如果你脱离xilinx，用国产的fpga平台，则可以考虑本文介绍的开源AXI4-Lite Interconnect来搭建自己的soc系统。
2025-07-05 17:33:54
665
原创 补码表示有符号定点小数
假设小数范围为【-2,2），可以扩大2^14，用16bit补码表示。假设小数范围为【-1,1），可以扩大2^15，用16bit补码表示。S：符号位，I：整数位宽，D：小数位宽。S：符号位，I：整数位宽，D：小数位宽。
2024-05-22 11:19:47
493
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人