2018.3版本vivado MIG 7 series IP核导致Vivado闪退

最新推荐文章于 2024-09-12 10:36:34 发布

薛定谔的bug~

最新推荐文章于 2024-09-12 10:36:34 发布

阅读量1.9k

点赞数 10

CC 4.0 BY-SA版权

分类专栏： FPGA vivado 文章标签： fpga开发

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/axiba233/article/details/129280720

FPGA 同时被 2 个专栏收录

26 篇文章

订阅专栏

20 篇文章

订阅专栏

在生成MIG7seriesIP核后，遇到Vivado在generateoutputprojects时意外退出。问题根源可能是编码异常或软件Bug。一种有效的解决方案是删除项目文件夹下mig_a.prj文件中开头的乱码字符，从而修复该问题。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

生成MIG 7 series IP核之后，在generate output projects的时候Vvivado 自动闪退。怀疑是由于编码或者软件Bug的原因导致的。
解决办法：
project.srcs/sources_1/bd/design_1/ip/mig_7series_0_0下的mig_a.prj，删除开头的乱码"锘？"，问题即可解决。
在这里插入图片描述

在这里插入图片描述

评论 1

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。