7
系列器件时钟
注释：
本章节以
Virtex
®
-7
时钟源为例。
Virtex-6
的时钟资源与此类似。如果使用不同的架构，请参阅有关器件的 《时
钟资源指南》
[
参照
40]
。
Virtex-6
和
Virtex-7
器件内含
32
个称为
BUFG
的全局时钟缓存。
BUFG
可满足设计的大部分时钟需求，且对时钟数量、
设计性能及时钟控制要求不高。全局时钟资源包括
BUFG
、
BUFGCE
、
BUFGMUX
和
BUFGCTRL
原语，每个都有自己的
特性。如需了解有关全局时钟组件特性的信息，请参阅有关器件的 《时钟资源指南》
[
参照
40]
和 《库指南》
[
参照
30]
。
建议：
如果时钟需求超过
BUFG
的数量，或是需要更优异的总体时钟特性，应根据可用时钟资源分析时钟需求，并针
对任务选择最佳资源。
除全局时钟资源之外，还提供区域时钟资源，其有助于更加严格地控制时钟网络。区域时钟资源包括水平时钟区域缓
存
(BUFH
、
BUFHCE)
、区域时钟缓存
(BUFR)
、
I/O
时钟缓存
(BUFIO)
及多区域时钟缓存
(BUFMR)
。如需了解有关区域时
钟组件特性的信息，请参阅有关器件的 《时钟资源指南》
[
最低0.47元/天 解锁文章
扫一扫
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
