SOC(海思) + FPGA 通信异常问题定位

【 声明：版权所有，欢迎转载，请勿用于商业用途。 联系信箱：feixiaoxing @163.com】 对于嵌入式开发设备来说，除了图像显示，图像输入也是很重要的一部分。说到图像输入，就不得不提到camera。目前camera这部分，除了之前说过的usb camera之外，还有一种方案就是soc和camera sensor进行直连处理，而不是通过usb预处理一下。

FPGA在AI领域如何发力，如何抢碗饭吃？大多数提到是硬件加速，在AI工程里，完成数据前处理（加速）。大家很少提到AI模型的本身的推理过程，让FPGA成为AI模型的推理/算力芯片，这自然是 FPGA厂商们的梦想。否则，仅仅是加速，那就是个配角。 Intel(ateral）和 AMD(Xlinx) 已做过大量的尝试，但是效果似乎并不好，这是为什么呢？我们仔细来看看原因。 在详细解决部署之前，我们还是先从头讲起，看看重要的历史。

数字IC/FPGA设计新人入行分析。

2023 数字IC/FPGA/验证秋招总结

　　FPGA国内现状 　　目前中国IC厂商在FPGA这个细分领域和国外巨头的差距远远比其他领域要大。 　　FPGA技术门槛非常高，核心技术只掌握在及其少数的公司手上，而且xilinx和atlera手头握有6000多项专利，对后进者形成很高的技术壁垒，国内厂商要么和国外巨头专利交叉授权，要么花钱买专利，但当前我们并没有多少专利可以和xilinx和altera进行交叉许可，购买难度更大，这不仅仅是...

开始撰写FPGA技术博客，那么就先简单地写一写FPGA我们能用它做什么，目前FPGA的应用领域主要在哪里，学会了FPGA可以去从事哪些方面的工作等等。FPGA所能应用的领域可以大概分为以下六大类，一些其他领域也可以看成是在此基础上的延伸和扩展。 一、通信领域 FPGA在通信领域的应用可以说是非常广泛的，同时也可以说是FPGA最早被开发的方向，这主要取决于其芯片内部的特俗构造，在无线通信领域很多模块需要做滤波处理，然而这些滤波函数通常背后涉及到大量的乘除和累加运算操作，FPG...

系统级芯片（SoC）的本质是将一个电子系统的主要功能模块集成在单一硅片上，形成一个具备完整系统功能的集成电路。国际电气与电子工程师协会（IEEE）对 SoC 的定义是："一种将计算机系统或其他电子系统集成到单一芯片上的集成电路，它包含了处理核心、内存、外围接口及其他功能模块，能够独立实现复杂系统功能。与传统的多芯片解决方案相比，SoC 的核心优势在于集成度与系统性。传统方案中，处理器、存储器、外设控制器等组件以分立芯片形式存在，通过印刷电路板（PCB）互联；

SPICE与Verilog语言在电子设计领域中扮演不同角色，。

4、添加串口IO，设置波特率，设置DDR型号，这次的信号需要全部用到，因此不需要删除，并且，我们根据系统框图发现我们用了AQXI传输的中断系统，因此添加中断选项。因为要用到PS端的LED，因此要选上GPIO_MIO，至于为什么是GPIO_MIO，可以去看看系统框图。6、修改AXI_GPIO IP配置，这里主要有两个注意点，第一个是奖这里的GPIO WIDHT 改为1，因为我们只用到了一个PL端的按键，因此，只要使用一个通道的的一个位。PL端按键生成的中断后通过AXI接口发送到PS改变LED的状态。

AG32系列MCU为三相电能计量提供高集成度解决方案，采用RISC-V+FPGA异构架构（248MHz主频+2K LUT），集成3路12位ADC（3MSPS采样）和丰富通信接口，单芯片实现0.1%级计量精度。方案支持三相三线/四线制，兼容50/60Hz电网，具备温度补偿和防篡改功能，BOM成本较传统方案降低30%。针对高精度需求可外挂24-bit ADC，保持0.2S级计量性能。典型应用功耗<0.3W，工作温度范围-40℃~85℃，适用于智能电表、导轨表及电能质量分析仪等场景。

本文介绍了基于FPGA+DSP的数据采集处理平台搭建方案，重点探讨了FPGA与DSP之间的通信实现。项目采用EMIF总线作为通信方案，通过分析EMIF硬件接口和通信协议，详细说明了地址线、数据线及关键控制信号的作用，以及读/写建立、选通和保持周期的时序要求。该方案利用FPGA进行数据采集和逻辑控制，DSP负责高性能计算，通过EMIF实现高速数据传输，充分发挥两者优势。后续将通过仿真验证时序后上板测试，为构建高效实时数据处理平台奠定基础。

在光收发模块中添加编解码与信号处理模块，核心目标是，同时兼容原有TDD时隙控制逻辑。以下从“编码方案选型”“光发送端信号处理”“光接收端信号处理”“与原有系统集成”四部分展开，形成完整技术闭环。

【 声明：版权所有，欢迎转载，请勿用于商业用途。 联系信箱：feixiaoxing @163.com】         uart之所以被称之为最简单的通信协议，一方面是因为它没有时钟信号，另外一方面是因为接收和发送是两条线分开来的。它不像一些协议，例如iic、sdio等等，数据位既可以用做输入、也可以用做输出。uart这样设计起来，就会简单很多。不过，很多sdio协议，也支持spi输入输出，当然这是后话了。

​ ​相比动态分析的模拟仿真，静态时序分析因为不需要大量的测试向量，分析更快，再者因为是分析所有的时序路径，分析结果齐全，单缺点是只能分析时序结果，无法验证设计功能的正确性。​ ​时序路径可以根据信号的类型分为不同的路径，如数据路径，时钟路径，时钟门控路径，异步路径等。最短路径是延时最小的路径，也称为最好路径或Min路径。时钟路径中起点是时钟输入端口，终点是时序单元如触发器，存储器的时钟引脚，以下图为例，源时钟路径和目标时钟路径就是两条时钟路径，终点分别是触发器REGA和REGB的时钟引脚。