文章讲述了在FPGA设计中遇到的引脚复用错误，特别是关于nCEO引脚的配置。nCEO是一个可复用的引脚，通常用于多设备间的片选信号。在单个FPGA设置中，可以通过Quartus的DeviceandPinOptions将其设置为普通I/O使用。另外，文章还提到了VerilogHDL语法错误，提示在output关键字使用上有误，可能是分号和逗号的混淆导致。
1.Error (176310): Can't place multiple pins assigned to pin location Pin_K22 (IOPAD_X41_Y19_N14)
Info (176311): Pin Key_Board_Row_i[2] is assigned to pin location Pin_K22 (IOPAD_X41_Y19_N14)
Info (176311): Pin ~ALTERA_nCEO~ is assigned to pin location Pin_K22 (IOPAD_X41_Y19_N14)
这个错误是两个引脚在分配过程中复用，在这个器件上的这个引脚是一个复用引脚，如果想要把这个引脚当成普通的GPIO使用，就必须设置一下
nCEO这是一个可复用的引脚，在单个设置进行配置时你可以用软件当其改为用户I/O引脚，也可以改成输入三态，这个引脚的主要作用就是在多个设备中作下一个设备的nCE引脚，而nCE主要是作为设备的片选信号，低电平有效。
每颗FPGA都有nCE和nCEO两根pin，在多颗FPGA的系统中，第一颗FPGA的nCE接GND，而第一颗FPGA的nCEO将接到下一颗FPGA的nCE，如此这样继续接下去，而在最后一颗FPGA时，可以将nCEO floating或者当成普通I/O pin使用。而在单颗FPGA時，nCE直接接GND，nCEO可直接floating或者当普通I/O pin使用
设置方法为
在Quartus中点击Assignments—— Device——Device and Pin Options——Dual-Purpose Pins
在nCEO中选择Use as regual I/O。
Error (10170): Verilog HDL syntax error at sgp30.v(12) near text "output"; expecting an identifier ("output" is a reserved keyword )
意思大概是说output那里是个标识符，而output 是一个关键字，很大可能是他前后有分号的用成了逗号，quartus把他们当作一句话了
扫一扫
5570
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
