[DV]隨機驗證（CRV）思想

元直数字电路验证

于 2020-03-24 08:59:35 发布

阅读量576

点赞数

CC 4.0 BY-SA版权

分类专栏：验证工程师养成笔记

本文链接：https://blog.csdn.net/gsjthxy/article/details/105063728

验证工程师养成笔记专栏收录该内容

67 篇文章

订阅专栏

本文探讨了在系统级芯片设计中，如何使用随机化和约束来验证输入，以及如何检查输出的一致性和稳定性。特别关注了req-ack基本握手信号的检查策略，包括req保持高电平直到ack，以及在不同时钟域中req和ack的保持时间检查。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

前言：

一、基本思想（方法）

所有input都要做Randomize和Cover，所有output都要做Check。
所有Randomize都要做Constraint。

二、基本握手信號(req-ack)的Check思路及維度

回ack之前req要keep high，Data要Stable。
回ack之後req才會解除。
看到req之後Delay多少T會ack？需要做Randomize
相鄰2個req之間的時間間隔？
如果req與ack位於不同的clock domain，需要Check req和ack的Keep時間。

property req_ack_chk_0()；
  @(posedge sys_clk) disable iff(!rst_n)
  (ack === 1) |-> ($past(req, 1, 1));
endproperty

property req_ack_chk_1()；
  @(posedge sys_clk) disable iff(!rst_n)
  (req === 1) |=> $stable(data);
endproperty

property req_ack_chk_2()；
  @(posedge sys_clk) disable iff(!rst_n)
  $fell(req) |-> (ack === 1'b1);
endproperty

property req_ack_chk_3()；
  @(posedge sys_clk) disable iff(!rst_n)
  $changed(data) |-> ((req & ack) || (req === 1'b0));
endproperty