FPGA信号处理系列文章——数字锁频环

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档

前言

更详细内容见公众号文章《GPS跟踪环路MATLAB之——数字锁相环》，此处不包含matlab程序。文章开放试读

锁相环路捕获时间直接与初始频差相关，初始频差越大，捕获时间越长。另一方面，锁相环的捕获带宽较小。因此，十分有必要在锁相环路前加一级锁频环路，将载波频偏控制在一较小范围内，便于锁相环的快速捕获。

科斯塔斯环

这里首先要介绍一下一个新的概念，科斯塔斯环
科斯塔斯环是一种基于锁相环 (PLL) 的电路，用于从抑制载波调制信号（例如双边带抑制载波信号）和相位调制信号（例如 BPSK、QPSK）中恢复载波频率。 它是由通用电气公司的 John P. Costas 在 1950 年代发明的。它的发明对现代数字通信产生了深远的影响。 Costas 环的主要应用是无线接收器。 与其他基于 PLL 的检测器相比，它的优势在于，在小偏差下，Costas 环路误差电压为

相比于其他PLL检测器的

灵敏度翻倍，也使科斯塔斯环路特别适合跟踪多普勒频移载波，尤其是在 OFDM 和 GPS 接收器中

基于科斯塔斯环结构的锁频环和锁相环的实现也比较类似，都是分成这几个部分
1、 鉴频器/鉴相器
2、 环路滤波器
3、 频率可变振荡器

这里首先只介绍锁频环的部分，下一章在进行锁相环的介绍

鉴别器

关于鉴频器介绍一下几种鉴频器：

点积和叉积的定义

鉴频器1，四象限反正切函数，

优点：最准确的鉴频方法，且鉴频牵入范围为
缺点：会受比特跳变影响

鉴频器2，二象限反正切函数，这是最准确的鉴频方法，缺点是会受比特跳变影响

优点：同样是最准确的鉴频方法，而且不受比特跳变的影响
缺点：鉴频牵入范围为
鉴频器3

也就是信号的幅值，也就是相当于信号幅值的平方。一些情况下，如果输入前存在AGC功能的话，幅值是一个相对稳定的一个值，因此可以以一个固定数来进行替代。

优点：计算量小，而且不受比特跳变的影响，适合纯逻辑实现
缺点：鉴频近似准确，鉴频牵入范围为

环路滤波器

二阶环路滤波器的结构如下图：

噪声带宽

频率可变振荡器

对于FPGA而言，就是DDS NCO，matlab仿真就不存在什么额外的模块了，直接在积分开始的时候把频率调整就行

matlab程序

模拟一个接收信号，接收信号为一个（1e6- 240）Hz信号的点频，采样率为4.1e6Hz，在第1秒的时候频率会变成（1e6- 190）Hz，在第2秒的时候频率会变成（1e6+ 10）Hz.我们看看本地产生的载波信号是否能够在频率上跟踪上这个接收信号。而且这个接收信号在前面1秒钟有随机的码元翻转，码元速率为1KHz，1ms的积分时间
环路带宽设置为100Hz，这里采用的是atan的鉴相器

**程序见公众号**

频率跟踪示意图：

I/Q幅度示意图

在两次频率跳变中，都正常相应，能够进行快速调整跟踪到与输入信号相同的频率。

但如果将第二次变频幅度变成300Hz的话

则频率锁定到错误的频率上去了。

如果使用atan2的鉴相器，在有码元翻转的情况下，鉴频结果会被干扰，如果不加额外的判断，那么只有在没有码元翻转的时候，才能正常工作

因此实际应用中，根据情况来确定使用哪一种鉴频器