FPGA AD9653调试记录

本文详细介绍了AD9653这款低速ADC的配置方法,包括如何更改采样率、使用DCM动态调相找窗口,以及FCO信号的对齐。在数据解析方面,提到了16-Bit DDR/SDR模式下的数据处理,并指出利用SELECTIO进行1:8比例解析。针对直流偏置问题,作者增加了去直流模块以解决芯片自带调谐无法归零的问题。调试建议是初期使用VIO拉出测试模式辅助分析数据。最后展示了调试效果。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

很久没有用过这种低速的AD了,该AD为采样率最大支持125M,4通道,配置相对比较简单,只要就是如果需要改采样率时需要注意一下,每次配置完采样寄存器
在这里插入图片描述
需要通过0XFF寄存器更新一下

AD9653的数据时序关系如下图

在这里插入图片描述

在这里插入图片描述
我这里选择的模式为. 16-Bit DDR/SDR, Two-Lane, 2× Frame Mode模式,对数据解析就是通过select io进行解析,比例关系为1:8,意味着时钟需要分频为1/4最终的数据。 对于找窗口,个人还是习惯使用DCM动态调相的方式。值得注意的是,这个AD数据中还有一个FCO信号,这个信号用来对其内部数据。可以通过SELECT IO的bitslip信号进行调整

最后调试这种AD器件有一个小技巧,就是前期先把测试模式用VIO拉出来,这样对于分析数据有帮助

最后程序框架

在这里插入图片描述
由于我这个板子的直流偏执比较大,通过芯片自带的调谐偏执的寄存器也没有办法回到0,所以增加一个去直流模块

效果图:

在这里插入图片描述

评论 14
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值