优化PCB Via Stub系列（1）：一次学会利用层叠设计降低Via Stub损耗

开路谐振对SI而言真不是个好东西，这种1/4波长谐振会带来讯号的驻波，进而降低整体通道带宽，导致SI不佳！ 在高速PCB设计中，最常发生的1/4波长谐振就属过孔的Via stub，这个小小的金属残段可以酿成大大的SI问题，实务上我们要怎么避免或是说享受与其共存呢？

大致上有几种方法可以解决这个问题！

1. 叠构设计
2. 背钻（Backdrill）
3. U-turn layout design
4. B/B Via 的使用

这篇文章我们先讲叠构设计，通过走线层安排以解决Via stub带来的不良影响！

高速通道初期规划 – 通道损耗分析

在规划高速PCB时，如果能在前期就把走线层面安排得井井有条，就能避免很多后续的麻烦，也不用在制造工艺上花大钱做特殊处理，是我们认为最经济实惠的设计选择。

这里举个经典的八层板为例：把L1、L3、L6、L8当作主要讯号层，L2、L7作为Ground，然后L4、L5为Power与Ground的混合。

在进行初