[PCIE5.0] 4.2.4.1 Training Sequences

jxdzlgl2018

已于 2025-03-15 11:15:03 修改

阅读量294

点赞数 10

CC 4.0 BY-SA版权

分类专栏： PCIe 5.0各章节重点总结专栏文章标签：驱动开发 fpga开发硬件架构信息与通信

于 2025-01-04 08:12:07 首次发布

本文链接：https://blog.csdn.net/jxdzlgl2018/article/details/144921996

PCIe 5.0各章节重点总结专栏专栏收录该内容

228 篇文章 ¥99.90 ¥299.90

订阅专栏

这段文字讲述了PCIe链路初始化时的训练序列（Training Sequences）以及相关的编码、符号、DC平衡等处理规则。训练序列是用来确保链路各部分的对齐和初始化，帮助设备在正常数据传输前做好准备。

1. 训练序列（Training Sequences）和有序集（Ordered Sets）

• 训练序列是由有序集组成的，用来初始化链路的比特对齐（Bit alignment）、符号对齐（Symbol alignment），以及交换物理层参数。
• 有序集是数据传输的基本单位，每个有序集包含多个符号（Symbol）。训练序列中的有序集可能是TS1、TS2，或它们的修改版（Modified TS1/TS2）。

在这里插入图片描述