集成电路版图设计（一）

原创 已于 2022-11-06 18:42:04 修改 · 1.8w 阅读 · 489 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#版图知识

于 2022-06-04 17:19:32 首次发布

文章目录

前言

只会设计电路而对版图设计没有详细的认知是不行的，因此开始学习版图知识。
以下记录都是来自于B站博主的视频的PPT，对其进行了翻译注释，方便学习了解。

提示：以下是本篇文章正文内容，下面案例可供参考

一、版图设计的介绍

介绍

集成电路或单片集成电路(也被称为IC、芯片或微芯片)是在半导体材料(通常是硅)的一个小平面上的一组电子电路。大量微小的mosfet(金属氧化物半导体场效应晶体管)集成到一个小芯片中。
在这里插入图片描述
在这里插入图片描述

数字电路和模拟电路布局的要求

在这里插入图片描述
数字电路杂乱无章，主要关注面积。
模拟电路要充分考虑匹配、寄生，所以看着比较规整。
在这里插入图片描述

流片过程

在这里插入图片描述

OPC技术（光学邻近矫正）

在这里插入图片描述

数字集成电路设计流程

在这里插入图片描述

模拟集成电路设计流程

在这里插入图片描述
绘制版图需要的
在这里插入图片描述

二、MOS管的流片流程

MOS管尺寸指数

在这里插入图片描述

1P4M芯片构成

在这里插入图片描述

流片工艺立体图

在这里插入图片描述

流片的简单过程

在这里插入图片描述

三、流片的实际设计过程

1、N阱光刻

在这里插入图片描述

2、氧化层刻蚀

在这里插入图片描述

3、N阱注入

在这里插入图片描述

4、氮化硅奠基

在这里插入图片描述

5、有源区光刻

在这里插入图片描述

6、氮化硅光刻

在这里插入图片描述

7、生产场氧层

在这里插入图片描述

8、薄的栅氧化层生长

在这里插入图片描述

9、多晶硅注入做奠基

在这里插入图片描述

10、栅极光刻

在这里插入图片描述

11、多晶硅刻蚀

进行多晶硅刻蚀，就可以留下我们需要的栅极部分，并最后洗掉光刻胶
在这里插入图片描述

12、形成源漏区准备

在形成源漏区之前，要进行衬底接触的设计，以保证后期电位的上拉和接地。
先涂一层光刻胶。
在这里插入图片描述

13、N+光刻

添加掩膜版进行光照，空缺的部分被去除，其余部分得到了保留。
在这里插入图片描述

14、N+注入

全范围N+离子注入，只有刚才光刻去除的部分可以打入，其余部分都被挡住，不会进行注入，至此，便形成了N+的衬底接触。从右上角图可以看到版图的平面结构示意图。
在这里插入图片描述

15、N+区完成

在N+完成注入后，清除掉多余的光刻胶，便要开始进行之后的源漏区设计。
在这里插入图片描述

16、P+区光刻

为了实现PMOS，我们需要在N阱内进行P+的离子注入来形成PMOS的源漏区，同样涂上光刻胶，然后用一块新的掩膜版进行光刻（至此已经用了5块掩膜版）。
在这里插入图片描述

17、P+区注入

全范围P+离子注入，没有被光刻胶隔离和栅极多晶硅隔离的部分可以直接P+注入。
在这里插入图片描述

18、P+衬底形成（注入完全）

至此，在清洗掉光刻胶之后，栅源漏都形成，还有衬底接触部分，也就是B。
在这里插入图片描述

19、奠基厚的氧化层做绝缘处理

在这里插入图片描述

20、接触光刻

为之后的金属柱做准备，需要做Contact连接处理，涂上光刻胶，然后用新的掩膜版进行光照，中间空余的部分被留下
在这里插入图片描述

21、厚的氧化层光刻

光照后，就会在光刻胶上留下我们之后准备注入金属的孔洞
在这里插入图片描述

22、注入金属钨

在孔洞内注入金属钨当Contact，至此就将我们的四个电极，即源级S 漏极D 栅极 G 衬底B分别引出了。
在这里插入图片描述

23、金属一层光刻

从版图中可以看出，四个端口的外围都有了金属一·边界
在这里插入图片描述

24、金属一层刻蚀

在这里插入图片描述

25、金属一互联

得到了PMOS管
在这里插入图片描述

26、多层金属互联的立体结构

在这里插入图片描述

四、实际案例

1、CMOS晶体管的横切片图和版图

在这里插入图片描述

2、设计规则技术

在这里插入图片描述
在这里插入图片描述

3、DRC检查和LVS

在这里插入图片描述

4、Post Simulation

在这里插入图片描述

五、软件仿真的一些简单步骤

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
版图操作技巧
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

集成电路版图学习笔记1----版图基本知识
羊藤枝的博客
08-29 7万+
集成电路设计流程： Created with Raphaël 2.1.2设 计 方 案定 义 结 构 功能设计与仿真电路设计与仿真版图设计与仿真后 仿 真 流片与芯片测试大 规 模 生 产 由上图版图设计属于后端设计部分。 所谓集成电路版图设计就是指将电路设计电路图或电路描述语言映射到物理描述层面。 版图工程师的职责包括：芯片物理结构分析，逻辑分析，建立后端设计流程，版图...
集成电路版图设计5.ppt
03-25
集成电路版图设计5.ppt
现代集成电路版图设计
08-30
集成电路的版图设计，一本比较不错的入门书籍，首先介绍了集成电路各基本单元的版图，器件的模型，基于Lamda的版图设计规则，版图的寄生参数，数字电路，模拟电路，存储器等的版图设计。
芯片工艺解释举例
最新发布
weixin_38368252的博客
06-11 551
摘要：1P4M_2Ia_1TM1_1MTT2是芯片制造工艺术语，包含1层多晶硅栅极、4层金属互连、2层绝缘层、1层顶层金属焊盘和1层双顶层金属。这种配置通过增加金属层厚度和绝缘隔离，提升芯片性能与可靠性，同时优化面积和成本，适用于高性能集成电路制造。
集成电路版图设计教科书.rar
07-23
第4章  Cadence软件     第5章  CMOS集成电路的版图设计     第6章  版图验证     第7章  外围器件及阻容元件设计     第8章  模拟和双极集成电路的版图设计     第9章  版图设计实例
集成电路版图IC-layout
06-18
CMOS工艺可分为P阱CMOS、N阱CMOS和双阱CMOS。以NWELL工艺为例说明CMOS中常用有源及无源器件的器件结构、工作原理、特性参数等。建议在此之前先了解CMOS的基本工艺。
IC数字设计
yyt7529的专栏
08-11 1351
根据个人掌握的知识，写写自己的理解。前端设计（也称逻辑设计）和后端设计（也称物理设计）并没有统一严格的界限，涉及到与工艺有关的设计就是后端设计。1.规格制定芯片规格，也就像功能列表一样，是客户向芯片设计公司（称为Fabless，无晶圆设计公司）提出的设计要求，包括芯片需要达到的具体功能和性能方面的要求。2.详细设计Fabless根据客户提出的规格要求，拿出设计解决方案和具体实现架构，划分模块功能。3.HDL编码使用硬件描述语言（VHDL，Verilog HDL，业界公司一般都是使用后者）将模块功能以代码来描
集成电路版图设计基础layout
05-29
集成电路版图设计基础,我们上课用的就是这个PPT，应该还行吧，我不知道怎么描述，但是我还是推荐大家看看
集成电路CAD设计：芯片焊盘及版图布局设计
Clear Aurora的CSDN
06-02 7050
一、实验目的：1、掌握Cadence Virtuoso快捷键技巧，学会使用Cadence进行原理图设计、版图设计、原理图仿真。2.实验使用AMI 0.6u C5N工艺，了解NCSU Cadence设计套件（NCSU_Analog_Parts库）的使用，学会使用自行设计的元件设计功能型器件。3.实现芯片焊盘及版图布局设计。 二、实验步骤：其中各元件与焊盘、VDD和GND的金属层具体连接如下：上图为环形振荡器输出端版图连接方式。上图为二输入与非门版图连接方式。上图为反相器版图连接方式。上图为NMOS版图连接方
数字集成电路版图设计（附录）——持续补充...
热门推荐
？？？我在哪
04-23 1万+
SMIC13工艺版图设计规则 术语： Width：宽度，最小边长度 Space：一个形状外部到另一个形状外部的距离 Extension：外延，从外边缘到内边缘的距离 Enclosure：外壳 overlap：重叠 length：长度 规则描述 先写一些常用的 DNW区:Deep N-Well design minnima 1、最小宽度 3um 2、两个DNW之间最小space 6um ...
数字集成电路版图设计（三）——加法器绘制
？？？我在哪
05-14 1万+
对之前的补充操作 说正题之前，先讲讲之前（二）没涉及到的，但是（三）用到的额外操作吧： BUS连线 Verilog版图仿真 Verilog版图仿真 首先Verilog版图仿真，在之前的(一）（二）中介绍了两种TB方式，一种是用pulse产生的脉冲，另一种就是基于Verilog的数模混合仿真。但在INV里版图用的是第一种。那么第二种在Layout绘制后的config里，会发现Environment里面没有switch view list就无法像之前那样直接添加calibre 这次在config打开后的选项
什么是版图？集成电路版图设计的资料详解.rar
07-23
什么是版图？ 根据逻辑与电路功能和性能要求以及工艺水平要求来设计光刻用的掩膜版图，实现IC设计的最终输出。   版图是一组相互套合的图形，各层版图相应于不同的工艺步骤，每一层版图用不同的图案来表示。 版图与所采用的制备工艺紧密相关。   版图设计就是按照线路的要求和一定的工艺参数，设计出元件的图形并进行排列互连，以设计出一套供IC制造工艺中使用的光刻掩膜版的图形，称为版图或工艺复合图。   版图设计是制造IC的基本条件，版图设计是否合理对成品率、电路性能、可靠性影响很大，版图设计错了，就一个电路也做不出来。若设计不合理，则电路性能和成品率将受到很大影响。版图设计必须与线路设计、工艺设计、工艺水平适应。版图设计者必须熟悉工艺条件、器件物理、电路原理以及测试方法。   作为一位版图设计者，首先要熟悉工艺条件和器件物理，才能确定晶体管的具体尺寸。铝连线的宽度、间距、各次掩膜套刻精度等。其次要对电路的工作原理有一定的了解，这样才能在版图设计中注意避免某些分布参量和寄生效应对电路产生的影响。同时还要熟悉调试方法，通过对样品性能的测试和显微镜观察，可分析出工艺中的间题。也可通过工艺中的问题发现电路设计和版图设计不合理之处，帮助改版工作的进行。特别是测试中发现某一参数的不合格，这往往与版图设计有关。   硅平面工艺是制造MOS IC 的基础。利用不同的掩膜版，可以获得不同功能的集成电路。因此，版图设计成为开发新品种和制造合格集成电路的关键。   1、手工设计 2、计算机辅助设计（CAD） 3、自动化设计   人工设计和绘制版图，有利于充分利用芯片面积，并能满足多种电路性能要求。但是效率低、周期长、容易出错，特别是不能设计规模很大的电路版图。因此，该方法多用于随机格式的、产量较大的MSI和LSI或单元库的建立，也用于复杂的模拟集成电路的设计。
集成电路版图设计基础
04-12
集成电路版图设计基础集成电路版图设计基础集成电路版图设计基础集成电路版图设计基础
CMOS模拟集成电路版图设计软件教程.pdf（pdf格式ppt）
08-19
CMOS模拟集成电路版图设计软件教程
集成电路版图基础
06-13
集成电路版图基础知识 集成电路版图基础知识 集成电路版图基础知识 集成电路版图基础知识 集成电路版图基础知识 集成电路版图基础知识集成电路版图基础知识
用linux集成电路版图设计,集成电路版图设计项目化教程(第2版)
weixin_29794879的博客
05-15 1653
章 集成电路及版图设计概念、方法与工具 11.1 集成电路的制造和设计概念 21.1.1 集成电路的概念与产品 21.1.2 集成电路的制造流程 31.1.3 集成电路的设计要求 41.1.4 集成电路的设计流程 51.1.5 集成电路设计的分类 51.2 集成电路版图设计的概念和方法 61.3 集成电路版图设计工具 81.3.1 集成电路版图的识别 81.3.2 集成电路版图分析软件 91.3....
集成电路布图设计专有权保护客体及内容确定
zhjsxp的博客
10-31 4537
0 引言 对于集成电路芯片而言，布图设计是整个芯片的模板，更是整个芯片的灵魂，布图设计的创新程度将决定了整个集成电路产业的发展。布图设计作为人类智力劳动的成果，具有知识产权客体的许多共性特征，应当成为知识产权法保护的对象，但由于集成电路布图设计的特殊性，著作权法和专利法对集成电路布图设计都无法给予有效的保护，世界上许多国家通过单行立法，给予集成电路布图设计专有权保护。 2001 年，中国颁布实施《...
数字集成电路版图设计（一）——Cadence IC原理图绘制与仿真
？？？我在哪
04-22 1万+
以下内容以记录一次反相器绘制为例子（数据啥的都不考虑了…因为我是个小萌新） 绘制原理图 New->library->name建立一个自己的库 New->Cell view…进入 注意：因为绘制原理图，所以Tool要填写Composer-Schematic，然后View name 自动填写，点击ok。 进入下图界面 每个功能介绍在左边，快捷键是冒号后面的内容。 我们首先用i快捷...
数字集成电路版图设计（二）——Cadence IC简单的反相器版图设计
？？？我在哪
04-22 1万+
接着（一）来说，之前我们画了一个反相器的简单原理图。现在我们来画一个反相器简单的版图…当然我们不考虑细节，比如参数最小尺寸什么的…因为我是萌新，我也在摸索，先画个玩玩… 简单的反相器版图设计 和之前一样Cell View 设置如下： 简单说明一下，这个当然可以调用别人的mos直接做个反相器但是我们为了熟悉操作从基础做起…一点点画… 这就是我们的画布，下面简单介绍一下。 左面是图层选择器，右面是...
版图设计MOSFET
03-29
### MOSFET版图设计方法与技巧 MOSFET（金属氧化物半导体场效应晶体管）是集成电路中最基本也是最重要的元件之一，在版图设计中具有特殊的地位。以下是有关MOSFET版图设计的方法与技巧： #### 1. 基本结构布局 MOSFET的版图通常由源极、漏极、栅极和衬底组成。这些部分的设计需遵循特定规则以确保性能稳定并减少寄生参数的影响。例如，为了降低电阻损耗，源极和漏极应尽可能靠近栅极布置[^1]。 #### 2. 对称性考虑 在某些应用场合下，保持MOSFET版图的高度对称是非常重要的。这种做法可以有效减小由于制造偏差引起的不匹配现象，从而提高电路的整体可靠性[^2]。 #### 3. 寄生电容控制 合理规划各层之间的距离对于抑制不必要的寄生电容至关重要。通过调整多晶硅(Poly)到扩散区(Active/Diffusion)的距离来优化输入/输出端口处的负载情况；同时也要注意金属互连线路宽度及其间隔设置，防止过大的耦合电容形成。 #### 4. 热效应管理 大电流流经时会产生热量积累问题，这可能会影响器件长期工作的稳定性甚至造成永久损坏。因此，在进行大规模集成时要充分考虑到散热路径安排，并适当增加接触孔(Contact)数量以便更好地传导内部产生的热能至外部环境当中去。 #### 5. 工艺兼容性验证 最后一点就是确保所完成的每一个具体实例都能够良好适应目标代工厂所提供的制程条件限制。这意味着除了满足电气规格外还需要仔细核对几何尺寸是否符合最小线宽(Lmin), 最短间距(Spacing min.)等方面的要求。 ```python # 示例代码展示如何计算两个节点间的最短距离 def calculate_min_distance(node_a, node_b): x_diff = abs(node_a['x'] - node_b['x']) y_diff = abs(node_a['y'] - node_b['y']) return max(x_diff, y_diff) node_1 = {'x':0,'y':0} node_2 = {'x':5,'y':7} print(calculate_min_distance(node_1,node_2)) ``` 上述内容涵盖了从基础概念到高级策略等多个层面的知识点，旨在帮助读者全面理解MOSFET版图设计过程中需要注意的各项细节事项。
评论 8
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

硬件老钢丝

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值