39、嵌入式微处理器系统的Verilog代码与仿真详解

嵌入式微处理器系统的Verilog代码与仿真详解

1. 项目文件概述

在嵌入式微处理器系统设计中，涉及到多种项目文件。这些文件主要分为VHDL和Verilog两类，用于不同的设计和仿真需求。
- VHDL项目文件 ：在Altera/Intel的Quartus目录和Xilinx的Vivado目录中，每个项目至少包含以下VHDL文件：
| 文件名称 | 说明 |
| ---- | ---- |
| project.vhd | 原始VHDL顶层设计 |
| project.do | ModelSim VHDL刺激文件 |
| project_msim.gif | VHDL ModelSim仿真快照（无测试平台） |
| project_tb.vhd | 包含数据刺激的7部分VHDL测试平台文件 |
| project_tb.do | 带有GSR延迟且无数据刺激的ModelSim测试平台脚本 |
| project_tb_msim.gif | VHDL ModelSim测试平台仿真快照 |
| project_tb_behav.wcfg | VHDL行为Vivado测试平台仿真波形文件 |
| project_tb_behav.gif | VHDL行为Vivado测试平台仿真快照 |
- Verilog项目文件 ：在Altera/Intel的vQuartus目录和Xilinx的vVivado目录中，每个项目通常有8个以上的Verilog文件：
| 文件名称 | 说明 |
| ---- | ---- |
|