FPGA设计入门
实验目的
通过1位全加器的详细设计,掌握原理图输入以及Verilog的两种设计方法。
软件基于quartusII 13.0版本,开发板基于Intel DE2-115。
1位全加器可以用两个半加器及一个或门连接而成, 因此需要先完成半加器的设计。
实验步骤
1.新建工程
file–>New Project Wizard
- next.选择EP4CE115F29C7
- 一直next,直到完成
2.画出原理图
- file–>new–>Design Files–>Block Diagram/Schematic File
- 在原理图中添加一个and2,一个xnor,两个input,两个output,添加完如图所示