硬件学习（第四章）

四、AXI接口

        AXI 的英文全称是 Advancede Xtensible Interface，即高级可扩展接口，它是 ARM 公司所提出的 AMBA（Advanced Microcontroller Bus Architecture）协议的一部分。之所以要采用 AXI4 接口对 DDR 进行读写是因为 Xilinx 的 mig ddr Ip 核，无论是 6 系列还是 7 系列还是最新的 FPGA，都集成了 AXI4 接口，为了采用 AXI4 接口进行读写，后续可以兼容 xilinx 的其他 fpga，可复用性更强。

        AXI 协议是一种高性能、高带宽、低延迟的片内总线，具有如下特点：

1、总线的地址/控制和数据通道是分离的；

2、支持不对齐的数据传输；

3、支持突发传输，突发传输过程中只需要首地址；

4、具有分离的读/写数据通道；

5、支持显著传输访问和乱序访问；

6、更加容易进行时序收敛。 在数字电路中只能传输二进制数 0 和 1，因此可能需要一组信号才能高效地传输信息，这一组信号就组成了接口。

        AXI4 协议支持以下三种类型的接口：

1、AXI4：高性能存储映射接口。

2、AXI4-Lite：简化版的 AXI4 接口，用于较少数据量的存储映射通信。

3、AXI4-Stream：用于高速数据流传输，非存储映射接口。

        在这里我们首先解释一下存储映射（Meamory Map）这一概念。如果一个协议是存储映射的，那么主机所发出的会话（无论读或写）就会标明一个地址。这个地址对应于系统存储空间中的一个地址，表明是针对该存储空间的读写操作。

        AXI4 协议支持突发传输，主要用于处理器访问存储器等需要指定地址的高速数据传输场景。AXI-Lite 为外设提供单个数据传输，主要用于访问一些低速外设中的寄存器。而 AXI-Stream 接口则像 FIFO 一样， 数据传输时不需要地址，在主从设备之间直接连续读写数据，主要用于如视频、高速 AD、PCIe、DMA 接口等需要高速数据传输的场合。

4.1 AXI4 接口讲解

        AXI4 接口，它由五个独立的通道构成1、读地址 2、读数据 3、写地址 4、写数据 5、写响应

下面是使用读地址和读数据通道实现读传输过程的示意图

        从上图中可以看到，在一个读传输过程中，主机首先在读地址通道给出读地址和控制信号，然后从机由读数据通道返回读出的数据。另外我们需要注意的是，这是一次突发读操作，主机只给出一个地址，从该地址连续突发读出四个数据。 写传输过程如下图所示，它用到了写地址、写数据和写响应三个通道。主机在写地址通道给出写地址和控制信号，然后在写数据通道连续突发写四个数据。从机在接收数据之后，在写响应通道给出响应信号。