m0_57856520的博客

原创 26数据结构-顺序表

本文介绍了两个有序顺序表操作的C语言实现：1) 合并两个有序表，通过双指针遍历比较元素大小，按序存入新表，时间复杂度O(n)；2) 删除有序表中重复元素，使用快慢指针法原地去重，慢指针标记有效位，快指针跳过重复项，实现O(n)时间、O(1)空间的去重。两种算法均利用了顺序表的有序特性实现高效操作。

原创 26-计组-二轮强化-查漏补缺

摘要：数据高低位（权值决定，左高右低）与内存地址高低（数值决定，左低右高）是两个独立概念。小端存储将数据低位字节（如0x78）存于低地址（0x1000），高位字节（如0x12）存于高地址（0x1003），形成数据位与地址的反向映射，符合硬件从低位处理数据的特性。这种存储方式使数据最低有效字节位于地址空间起始位置。

原创 26-计组-输入输出系统-完结

本文摘要：计算机输入输出系统核心在于解决主机与外设的数据传输问题。主要内容包括：1）IO接口的组成与功能，包括数据缓冲、状态检测等；2）三种数据传输控制方式：程序查询（简单但低效）、中断IO（支持多重中断与优先级处理）和DMA（直接内存访问）；3）重点解析中断机制，涉及响应流程、屏蔽字应用及优先级管理；4）DMA工作原理及与存储系统的协同问题。学习建议强调视频课程与习题结合，通过反复实践掌握硬件知识体系。

原创 26-计组-异常和中断处理

核心区别关联性：内部异常与当前指令相关，外部中断无关。断点记录：内部异常：当前指令地址。外部中断：下一条指令地址。可屏蔽性：内部异常：均不可屏蔽。外部中断：分可屏蔽与不可屏蔽。中断向量表：存储各中断类型号对应的服务程序入口地址。优先级规则：不可屏蔽中断 > 内部异常 > 可屏蔽中断。分类体系内部异常：与指令执行相关（除硬件故障类终止异常）。外部中断：与指令执行完全无关。关键区别异常检测：指令执行过程中。中断检测：必须等待当前指令执行完毕。学习建议。

原创 26-计组-多处理器

摘要：计算机体系结构可分为SISD（串行处理）、SIMD（向量处理）、MISD（理论存在）和MIMD（完全并行）四种类型。现代多核处理器采用MIMD架构，包括共享内存的SMP（UMA/NUMA）结构。多线程技术（细/粗粒度、同时多线程）有效提升处理器利用率。多核处理器集成多个处理单元，共享主存资源，广泛应用于现代计算系统，其中NUMA架构适合大规模并行处理。（150字）

原创 26-计组-指令流水线

指令流水线技术通过五段式划分（取指、译码、执行、访存、写回）实现指令并行执行，其设计遵循硬件隔离、阶段均衡原则。流水线性能受最长段耗时限制，需采用load/store架构和RISC指令集确保阶段一致性。MIPS架构展示了典型指令实现流程，而流水线冒险（结构、数据、控制）需通过资源隔离、数据旁路和分支预测等技术解决。超标量、超流水线和超长指令字技术可进一步提升并行性。流水线总时间计算公式为：总时间=初始周期+(n-1)×流水周期。该技术有效提升了处理器吞吐率，但也面临指令多样性带来的设计挑战。

原创 26-计组-控制器微指令

计算机控制器可分为硬布线控制器和微程序控制器两类。硬布线控制器由组合逻辑电路实现，速度快但设计复杂；微程序控制器采用存储逻辑，将机器指令转化为微程序执行，具有较好的灵活性。微程序控制器包含控制存储器、微程序、微指令等核心组件，其工作流程分为取微指令、地址转换、执行和返回四个阶段。微指令的编码方式主要有直接编码和字段编码两种，其格式分为水平型和垂直型，水平型支持并行操作，垂直型则更接近传统指令格式。微程序控制器是考试重点，需掌握其工作原理和实现细节。

原创 26-计组-数据通路

数据通路结构与CPU性能分析摘要 数据通路是计算机执行指令时数据流动的路径，包含ALU、寄存器、Cache等硬件部件，分为单总线、三总线和单周期结构。单总线结构效率较低，三总线允许并行操作，而单周期CPU在一个长时钟周期内完成所有操作，但效率受限于最慢指令。多周期CPU将指令分阶段执行，CPI>1但硬件利用率高，性能优于单周期。CPI反映平均时钟周期数，与指令阶段数无直接关系。主频与时钟周期成反比，优化CPU结构和流水线技术可提升性能。核心口诀：阶段决定操作步骤，周期决定耗时，CPI和主频共同影响整体

原创 26-计组-指令执行过程

指令周期是CPU执行一条指令所需的完整时间，包含取指（必选）、间址（可选）、执行（必选）和中断（可选）四个子周期。机器周期通常等于访存时间，其数量取决于指令格式和寻址方式。指令执行流程包括：PC指向指令地址→取指→译码→计算操作数地址→执行运算→存储结果。数据流在取指周期表现为PC→MAR→主存→MDR→IR的传输链，间址周期则获取操作数有效地址。中断周期通过调整SP实现断点保护。不同指令的周期长度和操作步骤存在显著差异，核心流程始终围绕"取指-译码-执行"展开。

原创 26-计组-CPU

CPU是计算机的核心部件，主要由运算器和控制器组成。运算器包含ALU（执行算术逻辑运算）和寄存器，控制器包含指令译码器、时序产生部件等。CPU通过地址、数据、控制三总线与主存通信。其核心功能包括指令执行、运算处理和中断响应。寄存器分为用户可见（如通用寄存器、PSW）和不可见（如PC、IR、MAR/MDR）。PSW包含CF、ZF等标志位记录运算状态。CPU工作流程为取指-分析-执行，并由中断机构处理异常情况。

原创 26-计组-CISCAndRISC

本文对比了CISC（复杂指令集）和RISC（精简指令集）的关键特性。CISC指令复杂、数量多、字长可变，采用微程序控制，访存不受限，寄存器较少，流水线实现困难；RISC指令精简、数量少、字长固定，采用硬布线控制，仅Load/Store指令可访存，寄存器数量多，必须实现流水线技术。重点分析了RISC的流水线优势、单周期执行特点，以及两种指令集在PC自增和跳转指令上的差异。通过指令长度、访存限制等特征可快速区分指令集类型，为计算机体系结构学习提供重要参考。

原创 26-计组-寻址方式

文章摘要 指令寻址通过程序计数器（PC）实现下条指令定位，取指后PC自增（按指令字长和编址方式调整）。跳转指令会修改PC为目标地址（如相对寻址：EA=(PC)+A）。数据寻址方式多样，包括立即、直接、间接、寄存器、基址、变址和相对寻址，核心区别在于有效地址（EA）的生成逻辑。基址寻址由OS管理基址寄存器（BR），支持程序浮动；变址寻址用户可调变址寄存器（IX），适合数组处理。相对寻址常用于跳转，利用PC自增后的值加偏移量确定目标地址。

原创 26-计组-指令

摘要：指令是CPU执行的基本操作单位，由操作码和地址码组成。指令格式包括四地址、三地址、二地址、一地址和零地址指令，其中地址字段数量影响执行效率。指令字长与机器字长、存储字长关系密切，现代计算机指令为字节的整数倍。操作码编码方式有定长和扩展两种，后者通过"吞噬"地址码字段实现灵活扩展。数据存储需遵循边界对齐原则，n字节数据起始地址须为n的倍数，非对齐访问可能触发异常。小端模式下需注意字节顺序存储问题。

原创 26-计组-外存

摘要 本文系统地介绍了外存磁盘存储器的核心知识点。主要内容包括：硬盘的组成结构（盘面、磁道、扇区、柱面）、性能指标（容量、存取时间、数据传输率）、磁盘地址格式以及RAID技术各级别特点。特别对比了传统硬盘与固态硬盘(SSD)在结构、读写机制和性能上的差异：硬盘采用磁道-扇区结构，存取时间受寻道和旋转影响；SSD以页为单位读写但需整块擦除，具有高速随机访问优势但存在写磨损问题。最后通过例题解析了计算磁盘存取时间的方法，强调寻道时间、旋转延迟和传输时间三个关键要素的平均值计算。这些内容构成了计算机组成原理中存储

原创 26-计组-虚拟存储器

虚拟存储器技术通过分页、分段和段页式机制实现内存高效管理。分页将主存和进程划分为固定大小的页框与页，支持离散存储；分段按逻辑划分可变大小的段；段页式结合二者优点。虚拟地址通过页表/段表映射为物理地址，借助TLB加速转换。虚拟存储器基于局部性原理，仅调入活跃页面，扩展内存空间，对用户透明。请求页表包含状态位、修改位等字段，支持缺页处理和页面置换。CPU访存涉及TLB、页表和Cache三级机制，分别解决地址翻译速度、映射存储和物理访问速度问题，共同优化系统性能。

原创 26-计组-存储器与Cache机制

本文系统介绍了计算机存储系统的Cache工作原理与优化策略。主要内容包括：1) 局部性原理（时间局部性和空间局部性）作为Cache设计基础；2) Cache与主存的结构关系及地址映射机制（直接映射、全相联、组相联）；3) 关键性能指标（命中率、平均访问时间）的计算方法；4) 替换算法（LRU、FIFO等）的实现原理；5) 写操作一致性策略（全写法、回写法）的优劣比较。通过具体例题展示了地址划分、命中率计算等实际应用，揭示了Cache设计中空间效率与时间性能的权衡关系。

原创 26-计组-存储器芯片扩展及其CPU链接

摘要：内存扩展技术主要包括位扩展、字扩展和字位扩展。位扩展通过并联芯片增加存储字长（如4片8K×1位构成8K×4位），字扩展通过串联芯片增加存储单元数量（如4片16K×8位构成64K×8位），字位扩展则同时实现两者。片选方法有线选法和译码片选法，后者更高效。DRAM通过RAS/CAS信号实现片选，而SRAM需专用片选线。主存由多个内存条组成，包含RAM（常用DRAM）和ROM两部分，通过系统总线与CPU相连。

原创 26-计网-多模块存储器

摘要：存储器编址方式分为连续和交叉两种。连续编址按存储体顺序依次编址，地址由体号和体内地址组成，无法实现并行访问。交叉编址采用轮流跨模块编址，通过流水线重叠实现并行访问，存取速度可提高m倍（m为模块数）。轮流启动方式通过时间重叠使总线传输周期缩短为T/m，而同时启动仅增加单次数据量，传输周期仍为T。交叉编址的关键优势在于利用流水线机制实现高效并行访问，而非真正缩短单个模块的存储周期。

原创 26-计组-存储器

存储器是计算机系统中的关键部件，按不同标准可分为多种类型：按存取方式分为随机存取（RAM、ROM）、顺序存取（磁带）和直接存取（磁盘）存储器；按可更改性分为读写存储器和只读存储器；按保存性分为易失性和非易失性存储器；按功能分为Cache、主存、外存等。主存储器由存储单元、存储字等组成，采用字节或字编址方式，其操作涉及地址译码、数据传送等过程。存储器采用多级层次结构（寄存器-Cache-主存-外存），性能随层级下降而降低但容量增大。RAM分为SRAM（高速小容量）和DRAM（大容量需刷新），ROM包括MROM

原创 26-计组-数的表示

本文系统介绍了计算机数值表示方法及其运算原理。主要内容包括：1)数值表示法（原码、反码、补码、移码）的定义、转换规则及特点；2)浮点数标准IEEE754的格式组成与规格化处理流程；3)ALU运算部件的结构与补码运算原理；4)内存存储策略（大端/小端）及移位操作规则。重点解析了补码运算的统一性、溢出判断方法、符号扩展规则等关键技术，并详细阐述了浮点数的加法运算流程和规格化处理方法。文章通过具体示例，清晰展示了数值在计算机中的存储形式和运算机制，为理解计算机底层数据处理提供了系统参考。

原创 26-数据结构-线性表2

本文整理了顺序表常见操作的C/C++实现方法，涵盖多种基础算法：1. O(n)划分算法（快速排序思想）实现元素按key值左右划分；2. 数组逆置操作及回文判断；3. 递归实现的二分查找算法；4. 优化后的双向冒泡排序（鸡尾酒排序）；5. 高效数组循环左移的三步反转法。这些算法均基于顺序表结构实现，包含完整代码示例，是数据结构学习的核心基础内容，适合初学者通过实践掌握线性表的基本操作原理和应用场景。

原创 26-数据结构-顺序表1

本文介绍了四种顺序表操作算法：1. 合并两个有序表（mergeArray）采用双指针法，时间复杂度O(n)；2. 删除有序表重复元素（deleteRepeatElem）使用快慢指针，时间复杂度O(n)；3. 负数前移（reOrderArray）通过交换实现，时间复杂度O(n)；4. 以基准值Ki划分（sortKeylist）通过单次遍历完成划分。所有算法均具有O(1)空间复杂度，适用于有序或无序顺序表的不同需求。

原创 第一章-计算机系统概述深化

CPU核心部件包括运算器（ALU）和执行控制单元。ALU执行算数逻辑运算，控制器负责指令流程。寄存器组包含PC、IR等关键寄存器，Cache缓解CPU与内存速度差。内存访问中MAR位数决定寻址能力，MDR位数与数据总线匹配。编程语言翻译方式分编译（整体转换）和解释（逐行执行），汇编需经汇编器转换。相联存储器支持地址和内容两种访问模式。现代CPU设计中，机器字长、存储字长与寄存器设计相互关联，影响系统性能。

原创 第一章-计算机系统概述

计算机性能指标与字长概念摘要（148字） 计算机系统涉及三类关键字长：机器字长（ALU/寄存器位数）、指令字长（IR位数）和存储字长（MDR位数），共同决定数据处理范围和效率。主存容量=存储单元数×存储字长（如64K×32位=256KB）。性能指标包含吞吐量（请求数/秒）、响应时间（请求到响应间隔）及时钟相关参数：时钟周期（T）与主频（f=1/T）决定基础操作速度，CPI（周期/指令）和IPS（指令数/秒）反映指令执行效率。CPU执行时间=指令数×CPI×T，综合体现系统性能。

原创 2026年408计算机组成原理

408-计算机组成原理正式开始！

原创 OSPF ABR汇总路由

假设ABR连接区域0和区域1，区域1内存在多个子网（如10.1.0.0/24、10.1.1.0/24），需将其手动汇总为10.0.0.0/8并通告至区域0。举例：当RIP在192.168.1.0/24和192.168.2.0/24之间传播时，会汇总为192.168.0.0/16（主类B网段）；区域1中的路由会汇总成10.0.0.0/8并在区域间传播，减少LSA数量，提升路由收敛效率；RIP中：根据跳数（hop count）判断，最大为15；：发现信号极弱终端，强制释放/重引导；

原创 2025年5月网工基础知识

本文摘要：文章系统梳理了网络通信中的关键技术要点。在协议优先级方面，OSPF/VRRP高优先级优先，而STP/LACP等二层协议低优先级优先。DNS查询使用UDP，区域传送采用TCP。IPv6特殊地址包括多播、链路本地和环回地址。物联网短距通信技术涵盖ZigBee、BLE和RFID。国密算法部分介绍了SM2/SM3/SM4的功能特点。以太网碰撞退避算法采用指数退避机制。DR/BDR和VRRP默认不抢占，STP/LACP则无抢占功能。Wi-Fi7支持16×16 MIMO，理论速率46Gbps。光纤链路单芯断裂

原创 网络图汇总

原创 冲刺卷软考总结-案例分析

网络类型不一致（如一端是 P2P，一端是 Broadcast）通信和大规模 VLAN 扩展（支持 1600w 个 VNI）实现多个 VLAN 共享一个三层网关（节省 IP 子网）子 VLAN 是 VLAN 2 和 VLAN 3。检测 Full → Down，触发链路重计算。防火墙或 ACL 过滤 OSPF 报文。Super-VLAN 是 VLAN 4。VXLAN：基于 UDP 封装，实现。减少 LSA 传播，节省带宽。Priority 都是 0，：支持链路协商，自动选主。ABR 聚合路由，减少震荡。

原创 Summer课堂冲刺卷基础知识

本文摘要涵盖了计算机网络、以太网与交换技术、PON接入技术、无线与5G技术、操作系统与计算机体系结构、安全技术、网络管理协议、存储与RAID、随机等待算法以及单位换算等多个技术领域。主要内容包括：IP与ICMP、UDP协议、IPv6、BGP路由选路、策略路由与路由策略、STP与MSTP、VLAN和MuxVLAN、EPON与GPON、5G与WiFi技术、线程与进程、RISC架构、私钥存储与SM3哈希算法、NETCONF与VRRP、RAID5、CSMA/CD算法以及网络与时间单位的换算。这些内容为理解现代网络技

原创 软考-无线WLAN

本文介绍了无线网络配置的基础步骤，包括VLAN规划、交换机配置、AP上线及无线业务配置。首先，通过配置交换机的Trunk端口和管理VLAN，确保AP能够连接到网络。接着，在AC上设置CAPWAP隧道源接口和AP认证方式，完成AP的注册和绑定。在无线业务配置中，创建安全模板、SSID模板和VAP模板，并将VAP模板绑定到AP组，实现无线网络的加密和SSID设置。最后，文章详细说明了直接转发和隧道转发两种数据转发模式的配置差异，直接转发模式下用户数据直接通过业务VLAN转发，而隧道转发模式下数据通过CAPWAP

原创 ARP 原理总结

ARP（Address Resolution Protocol）是用于通过 IP 地址解析 MAC 地址的协议，工作在链路层与网络层之间（OSI 模型的第三层与第二层之间）。情况是否需要 ARP 请求本机 ARP 表有记录❌ 不需要本机 ARP 表没有记录✅ 需要请求一次 ARP 请求+回复✅ 双方都学到 MAC多网段通信（无缓存）✅ 每跳一次多网段通信（都有缓存）❌ 不发请求。

原创 网络工程师案例分析

华为SuperVLAN和MUXVLAN的通信规则总结如下：SuperVLAN由逻辑VLAN和SubVLAN组成，SubVLAN间默认不能通信，但可通过开启ARP代理实现互访。MUXVLAN包括主VLAN、隔离VLAN和组VLAN，主VLAN可与隔离VLAN和组VLAN通信，但隔离VLAN间及隔离VLAN与组VLAN间不能通信，组VLAN内可通信。端口隔离规则规定，同一隔离组的端口不能通信，不同组则可通信。这些规则通过特定配置命令实现，如开启ARP代理和配置MUXVLAN。

原创 2023年11月网络工程师考试试题上午题(回忆版）网络工程师（上午题）

本文概述了计算机系统结构、操作系统、计算机网络、无线通信、网络安全等多个领域的关键概念和技术。主要内容包括计算机系统三大总线（控制、数据、地址总线）的功能，存储器速度排序，进程调度状态转换，网络层和数据链路层的功能，数字调制方式，CSMA/CD协议，5G技术特点，HTTP/HTTPS协议，TCP拥塞控制机制，Ping与TTL，密码体系与算法，SNMP网络管理

原创 25软考综合布线相关知识

另一端状态是否可行适用情况悬空不接任何设备✅ 可行常规测试、故障排查接吸收器（无反射端面）✅ 更精确精准测量、工程验收接另一台 OTDR✅ 可选双向测试，提高准确度。

原创 BGP传播规则

BGP（边界网关协议）的传播规则主要分为对iBGP和eBGP邻居的路由传播。从iBGP邻居学到的路由不能再次转发给其他iBGP邻居，这是为了防止路由环路（Split Horizon规则）。然而，如果这条路由是最优的，则可以转发给eBGP邻居。从eBGP邻居学到的路由则可以自由转发给iBGP和eBGP邻居。这些规则确保了BGP网络中的路由信息能够高效且安全地传播。

原创 [特殊字符] SSL/TLS 中的密钥协商流程笔记

SSL/TLS协议通过结合非对称加密和对称加密技术，确保通信的保密性。客户端首先发起HTTPS请求，服务器响应并返回包含其公钥的数字证书。客户端随后生成对称密钥（Pre-Master Secret），并使用服务器的公钥加密后发送给服务器。服务器使用私钥解密获取对称密钥。此后，双方使用该对称密钥进行数据加密和解密，实现高效且安全的通信。整个过程包括初始握手、密钥生成、安全传输和加密通信四个关键步骤。

原创 2024年5月网络工程师考试试题上午知识点

2024年5月网络工程师考试试题上午知识点

原创 VLAN扩展技术

本文介绍了四种网络技术：端口隔离、Super-VLAN、QinQ和VXLAN。端口隔离通过将端口加入同一隔离组实现同一VLAN内的二层隔离，提升网络安全性，必要时可通过ARP代理实现三层通信。Super-VLAN通过Super-VLAN与Sub-VLAN的机制，实现广播域隔离与三层通信，适用于多租户场景。QinQ技术通过在原有VLAN标签上叠加外层标签扩展VLAN空间，支持跨公网的用户隔离和灵活分类管理。VXLAN通过UDP封装实现二层over三层的隧道协议，打破VLAN数量限制，支持跨地域的虚拟机迁移和灵

原创 RAID磁盘技术级别功能对比

RAID技术通过不同级别的配置，提供了数据存储的性能与冗余之间的平衡。RAID0通过条带化技术提供最高读写性能和100%存储利用率，但无容错能力，单盘故障即导致数据丢失。RAID1通过镜像技术实现高可靠性，允许单盘故障不影响数据，但存储效率仅为50%。RAID5采用分布式奇偶校验，允许单盘故障，存储效率较高，但写性能稍慢。RAID6则通过双分布式奇偶校验，允许两盘同时故障，提供更高冗余，但写性能更慢且成本更高。每种RAID级别适用于不同的场景，如RAID0适合高性能需求，RAID1适合高可靠性需求，RAID