由于记忆元件是由触发器组成的,而触发器只有两个状态:0和1,所以每条信号传输线只能传送一个触发器的信息(0或1)。如果一条信号传输线既能与一个触发器接通,也可以与其断开而与另外一个触发器接通,则一条信息传输线就可以传输随意多个触发器的信息了。三态输出电路(或称三态门)就是为了达到这个目的而设计的。三态输出电路可以由两个或非门和两个 NMOS晶体管(T1,T2)及一个非门组成,如图2-25所示
当ENABLE(选通端)为高电位时,通过非门而加至两个或非门的将为低电位,则两个或非门的输出状态将决定于A端的电位。当A为高电位,G。就是低电位,而G,为高电位,因而T,导通而T。截止,所以B端也呈现高电位(V6~Vm);当A为低电位,G。将呈现高电位而G,为低电位,因而T;截止而T。导通,所以B也呈现低电位(VB≈0)。这就是说,在选通端(ENABLE端)为高电位时A的两种可能电平(0和1)都可以顺利地通到B输出去,即E=1时,B= A.当选通端E为低电位时,通过非门加至两个或非门的将为高电位。此时,无论A为高或低电位,两个或非门的输出都是低电位,即G,与G。都是低电位。所以T,和T。同时都是截止状态。这就是说,在选通端(E端)为低电位时,A端和B端是不相通的,即它们之间存在着高阻状态。这种电路的通断状态可以用表2-2来表示,三态输出电路的符号如图2-25(b)所示。图2-25称为单向三态输出电路。有时需要双向输出时,一般可以用两个单向三态输出电路来组成,如图2-26所示。A为某个电路装置的输出端,C为其输入端。当Eour =1时,B=A,即信息由左向右传输;EN=1时,C=B,即信息由右向左传输。