vscode verilog 插件配置

vscode下载后，根据我们的需求（代码高亮，纠错，代码补充，关键字，转到变量定义），需要用到以下三个插件。

此插件可以实现代码高亮 ，纠错，代码补充，需要进行一些配置，后面进行详细说明。

此插件用于补充关键字和代码片段，直接安装即可。

此插件可实现定义悬停，转到变量定义，直接安装即可。

下面仅对第一个插件的安装注意事项进行说明。

1.首先在vscode扩展界面中搜索该插件并安装。

2.接下来安装需要的配置文件，下面2个。

iverilog:Icarus Verilog for Windows (bleyer.org) 

ctags:Release p6.2.20250713.0 · universal-ctags/ctags-win32（可先不下载，因为我没用成）

3.安装完成后，配置环境变量。

找到系统环境变量-->点击环境变量-->点击“Path”-->将刚刚下载的iverilog的bin添加进去。

（此处还添加了gtkwave可用于之后生成波形，但选择vscode仿真略显冗余，建议使用仿真软件直接进行仿真）

4.回到vscode，对该插件进行设置

找到verilog>linting>linter，选择iverilog，完成。

5.可打开命令框，检查Iverilog是否正常使用。输入“iverilog”。

 ps:代码纠错需要保存文件（ctrl+s）后才会进行。

题外话：本来是跟着别的博主利用上面这个插件，并安装ctag，再到同上文的系统变量里添加路径，最后到vscode里找到“verilog>ctags:path”，但始终没有成功。无法实现定义跳转。

（VScode配置verilog环境(代码补全，报错，波形仿真)_vscode verilog-CSDN博客）

因此选择“verilog hdl format”插件安装，直接安装即可实现定义跳转。

希望解决了ctag问题的uu们可以顺便指点一下，谢谢!