Xilinx原语——FPGA学习笔记4

一、XILINX器件原语

        原语，是FPGA厂商针对其器件特征开发的一系列常用模块的名称。原语是FPGA芯片中基本元件，代表FPGA中实际拥有的硬件逻辑单元，如LUT，D触发器，RAM等。原语在设计中可以直接例化使用，是最直接的代码输入方式，原语和HDL原语的关系，类似于汇编语言和C语言的关系。

        Xilinx公司的原语按功能分为10类，包括计算组件、I/O端口组件、寄存器、时钟组件、处理器组件、移位寄存器、配置和检测组件、RAM/ROM组件、Slice/CLB组件以及吉比特收发器组件。常用的原语包括时钟缓冲、差分和单端信号相互转换以及I/O处理（IDDR、ODDR）原语等。

二、7系列FPGA高级时钟结构视图

 三、时钟组件

        时钟组件包括各种全局时钟缓冲器（BUFG）、全局时钟复用器、普通I/O本地的时钟缓冲器（BUFR）以及高级时钟管理模块。与其相关的原语包括： BUFG、 BUFR、BUFH、 BUFIO、 BUFGCE、 BUFGDLL和DCM等。

        1、BUFG

        全局缓冲器， BUFG 的输出到达 FPGA 内部的 IOB、 CLB、块 RAM 的时钟延迟和抖动最小                 可以到达FPGA任何一个节点。

SRCCs只可以对本区域内时钟使用。MRCCs可以对相邻两个区域时钟使用 。

        2、BUFH

        水平时钟缓冲器，它相当于一个功能受限的BUFG，其输出时钟只能通过HROW在左右相邻的时钟区域内工作。每个区域内有12个BUFH可用。

        3、BUFR

         区域时钟缓冲器，其输出只能作用在一个时钟区域，相当于BUFH的阉割版。 

        4、BUFIO 

        IO时钟缓