AXI_BRAM0,BRAM测试数据读写，部分结果，还不够清除

最新推荐文章于 2024-04-14 17:48:16 发布
最新推荐文章于 2024-04-14 17:48:16 发布
阅读量645 收藏 2
点赞数
CC 4.0 BY-SA版权
分类专栏： BRAM zynq SDK 文章标签： fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_17743307/article/details/115706854
这篇博客记录了在FPGA中使用AXI_BRAM0进行BRAM测试时遇到的问题。作者通过SDK添加代码，尝试写入0到9的10个数据，但读取结果显示异常，出现了意料之外的数据。目前作者正处在查找bug的阶段。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

上个帖子AXI_BRAM0,BRAM测试数据

现在SDK中新添代码测试其读写：

//截取了关键代码如下！！！
	// this for loop is added by Chao
	int i;
	int number_in_5_location;
	int Write_Data = 0;
	for(i = BRAM_BYTENUM*Start_Addr ; i < BRAM_BYTENUM*
最低0.47元/天 解锁文章

200万优质内容无限畅学
ZYNQ 使用AXI_BRAM实现PS与PL 数据交互数据交互
wangjie36的博客
09-14 1万+
有时CPU需要与PL进行小批量的数据交换，可以通过Block RAM实现。通过Zynq 的GP Master 接口读写PL端的 BRAM，实现PS与PL的交互。加入自定义的 FPGA 程序，并利用 AXI4 总线进行配置，通知何时读写 BRAM。CPU通过 AXI BRAM Controller 读取 BRAM 数据，CPU 仅配置自定义的 PL BRAM Controller 的寄存器，不通过它读写数将BRAM与socket进行联合使用，将电脑的数据发到PS端，PS端放在PL端，PL端再发给PS端，P据。
Xilinx BRAM输出不定状态的问题描述与解决措施
weixin_43941525的博客
05-29 2839
1，问题描述 使用BRAM存储数据，并且按照上一篇文章所叙述，对BRAM进行读操作，但是当复位信号复位时，输出的结果中出现了一段不定状态，并且这段不定状态的长度和复位之前已读出的数据的长度相同，仿真得到的波形图如图一所示： 图一，出现错误的波形图 检查了好久，也一直在看BMG IP核的说明文档，还是没有发现错误，后来不经意间发现，自己一直考虑读的问题，没有考虑到有可能在“写”的过程中出现了错误。...
zcu102试验axi bram
01-11
博客配套原码工程 https://blog.csdn.net/botao_li/article/details/86301995
ZYNQ linux下AXI_BRAM的使用方法，PS与PL端数据交互
qq_41300359的博客
04-14 1724
而PS与PL之间的接口（AXI-GP、AXI-HP、AXI-ACP）只支持AXI4与AXI4-Lite这两种总线协议。也可以将BRAM与socket进行联合使用，将PC端的数据发到PS端，PS端放在PL端，PL端再发给PS端，PS端发回PC端。可以在address editor中查看自动分配的BRAM控制器的地址，不要随意更改地址，因为其他地址可能被其他设备占用了。协议是数据传输的规则。2、简单双端口：有两个端口连接到BRAM，一个端口只读，一个端口只写。1、AXI总线、AXI接口、AXI协议。
axi_bram_ram_test.zip
08-08
使用xilinx生成的AXI Master模板程序，使用AXI4对BRAM访问测试，给大家相互学习
ZedBoard的AXI DMA收发独立双线程linux应用程序
06-02
ZedBoard的AXI DMA收发独立双线程linux应用程序！有别于之前官方或者其它提供的单次发单次收。该代码包含速度测试，实测传输速率可以达到274MB/s。
vivado sdk中xil_out函数对指定的BRAM地址写数据为什么会导致程序挂起？
braveh1的博客
03-10 3111
vivado sdk 中xil_out 导致程序挂起
AXI_BRAM0,BRAM测试数据读写之PL，成功
qq_17743307的博客
04-21 910
上次测试没有读到值AXI_BRAM0,BRAM测试数据读写之PL，待定 在有幸询问到依云素的李工后，检查发现是rst信号的问题 现已可以通过PS读到PL端写入的值，说明写入成功： RTL代码增加了rstb的输出指定，低位有效： assign rstb = 1'b0; input rst接入的是下降沿有效。 `timescale 1ns / 1ps ///////////////////////////////////////////////////////////////////////////////
axi_master_bram_rw_20191207.rar
12-07
在测试阶段，通常会通过硬件描述语言（如Verilog或VHDL）编写一个测试平台，模拟AXI Lite主设备发送读写请求，并验证BRAM中的数据是否正确读写。此外，还可以利用仿真工具进行功能验证，确保设计的正确性。 综上所...
PS和PL使用BRAM进行数据交互
mxh3600的博客
02-24 2953
PS和PL使用BRAM进行数据交互
Microblaze工程实例：生成一个可以输出双浮点数的工程配置和AXI访问BRAM全过程
一个早起的程序员
12-03 1325
前面已经有一篇博客介绍了MB的基本情况，这里将深入介绍MB的设置，最终实现可以用printf打印出双浮点数并操作BRAM。首先创建Block Design，如下图： 然后跳出新的界面，中间有个加号，添加MicroBlaze，然后双击，按下图分别对CPU架构、性能、调试功能、总线等进行配置： 其中AXI数据接口是与外围接口交互的总线，之后所有模块都挂在这个总线上。然后选择Run Block Automation添加内存，如下图所示： 然后按照下面配置，注意，内存比较足够大才能够.
Zynq UltraScale+ ZCU102入门教程02-BRAM的读写
weixin_28995501的博客
12-07 5375
0.前言 上一章介绍了GPIO点亮了ZCU上的8个流水灯，今天介绍BRAM的读写。BRAM 是Block RAM的缩写，它的作用主要是作为数据的缓存，用于IP和内存之间的少量数据交互，CPU提前将数据存入BRAM，当IP需要BRAM中的数据时，可直接从BRAM里面读取。 上一章利用的是官方例程，细心的人可看到其实上一章已经生成了BRAM，所以这一章我们仍然基于上一章的工程来做。 掌握内容： 单口...
AXI总线，AXI_BRAM读写仿真测试
hy_520520的博客
08-06 8754
平台：vivado2017.4 芯片：kintex-7 xc7k325tffg900-2 (active) 准备学习AXI总线。那就从最简单的AXI BRAM学习开始。 新建BLOCK MEMORY GENERATOR，选择接口类型AXI4，这里选择simple Dual port ram。数据位32位，数据深度1024。模块的例化部分如下。 首先需要明白使用AXI封装的RAM的各个接口的作用。AXI总线是一种多通道传输总线，地址，数据，写数据，握手信号。在不同的通道中发送。这是AXI_BR.
Xilinx BRAM IP介绍
qq_40268672的博客
04-30 4961
BRAM IP核介绍BRAM简介BRAM类型三种读写模式写优先读优先No change总线支持输出寄存 BRAM简介 BRAM，即Block RAM，是FPGA中一种重要的存储资源，另一种常见的存储资源是DRAM(Distributed RAM)，Distributed RAM 经过综合工具综合，通过多级 LUT 查找表资源级联实现，因此会消耗较多的逻辑资源。 而是BRAM是FPGA 厂商在逻辑资源之外，给 FPGA 加入的专用 RAM 块资源。相比分布式 RAM，BRAM 块内部以及与逻辑资源之间经过特意
2019-4-30sdsoc学习笔记
qq_42724402的博客
04-29 681
两个网址： https://www.xilinx.com/html_docs/xilinx2017_4/sdaccel_doc/jka1504034359550.html https://blog.csdn.net/lulugay/article/details/83242633 学习sdsoc从这里开始：（重要） 注意，array_partitionpragma通过允许并行读取数组元...
zynq操作系统： Linux驱动开发Bram篇
快跑Bug来啦！
04-12 4928
前言   裸奔的驱动已经满足不了更高应用范围需求了，本篇开始更新几篇赶鸭子上架的zynq Linux应用层的驱动开发（基于准备篇）。再加上由于项目的时间紧张关系（重点是有些人不信邪不得不满足的需求），将基于裸板中关于DMA的数据搬移换成了简单的BRAM的形式，好处是可以短时间内做好驱动了，缺点是bram的速率相较于dma实在是太慢了，尤其受到axi总线限制，PL端实测最高速率3.9兆每秒左右，只能说是应个急，短期内可以满足下需求吧，毕竟，对于像我这样根本没有接触过linux的也能很快上手。重点有三个，代码也
PS&PL中BRAM数据交互
weixin_45064958的博客
10-19 489
PS&PL BRAM数据交互
ZYNQ—BRAM全双工PS_PL数据交互（开源）
陌夏微秋的博客
01-02 4561
本博客介绍了，PS写数据到BRAM，触发PL读取，PL读取各个地址的数据并+2分别写入到后面地址上，触发PS中断读取。
Vivado（2017.1）中 BRAM IP核的配置与使用（1）
热门推荐
XXQ121的博客
07-13 1万+
    Xilinx公司的FPGA中有着很多的有用且对整个工程很有益处的IP核，比如数学类的IP核，数字信号处理使用的IP核，以及存储类的IP核，本篇文章主要介绍BRAM  IP核的使用。    BRAM是FPGA定制的RAM资源，有着较大的存储空间，且在日常的工程中使用较为频繁。BRAM以阵列的方式排布于FPGA的内部，是FPGA实现各种存储功能的主要部分，是真正的双读/写端口的同步的RAM。 ...
在Xilinx FPGA设计中，如何正确配置AXI_BRAM IP核以支持双端口内存映射并实现低延迟的读写操作？
最新发布
11-10
为了确保在Xilinx FPGA设计中实现低延迟的双端口内存映射存储器访问，你需要仔细配置AXI_BRAM IP核。首先，必须确保你的设计环境支持Xilinx的嵌入式开发工具包（EDK），并且你熟悉AXI4接口的规范。 参考资源链接：[Xilinx AXI_BRAM IP核：高性能内存控制器](https://wenku.csdn.net/doc/1uiho90gjx?spm=1055.2569.3001.10343) 在进行配置时，你需要决定BRAM的数据宽度，这直接影响到你能够从BRAM读取或写入数据的速率。通常，选择较大的数据宽度能够减少地址线的使用，从而提高访问速度。例如，如果你的应用对带宽需求较高，可以配置BRAM数据宽度为128位。 接着，根据应用需求，选择合适的突发模式。突发模式允许在单个事务中传输一系列数据。如果你的应用涉及到大数据块的连续传输，可以选择递增模式。而对于循环数据访问模式，则可以使用WRAP模式。 此外，如果你的应用需要频繁地进行读写操作，利用AXI_BRAM IP核提供的分离的读写通道接口就显得尤为重要。这能够让你的系统同时进行读写操作，大大提高了并发访问的效率。 在实际操作中，你需要在Vivado中生成AXI_BRAM IP核实例，并通过IP核的用户接口进行参数配置。在配置完成后，通过AXI总线接口将IP核集成到你的系统中。此时，通过编程实现对IP核的初始化和控制逻辑，以确保数据的正确读写。 完成以上步骤后，你还需要对系统进行仿真和测试，验证IP核的配置是否满足你的应用需求，特别是低延迟特性是否得到了保证。在整个开发过程中，参考《Xilinx AXI_BRAM IP核：高性能内存控制器》将会提供详尽的配置方法和最佳实践，帮助你更好地理解和应用AXI_BRAM IP核。 参考资源链接：[Xilinx AXI_BRAM IP核：高性能内存控制器](https://wenku.csdn.net/doc/1uiho90gjx?spm=1055.2569.3001.10343)
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值