qq_17743307的博客

上个帖子，我们在完成Zynq下对BRAM的PS，PL读写后，我们使用PYNQ这种Zynq做了测试，说明对Zynq的掌握还可以。BRAM_PY可以通，需要测试PYNQ框架下是否可以使用下面我们测试了Pynq框架下对BRAM的读写：from pynq import Xlnkimport numpy as npfrom pynq import Overlayoverlay = Overlay('.../design_1.bit') #bit，tcl，hwh文件的目录from pynq import

上次测试没有读到值AXI_BRAM0,BRAM测试数据读写之PL，待定在有幸询问到依云素的李工后，检查发现是rst信号的问题现已可以通过PS读到PL端写入的值，说明写入成功：RTL代码增加了rstb的输出指定，低位有效：assign rstb = 1'b0;input rst接入的是下降沿有效。`timescale 1ns / 1ps///////////////////////////////////////////////////////////////////////////////

接上一个文章：AXI_BRAM0,BRAM测试数据读写，部分结果，还不够清楚搞定，可以读可以写：关键代码部分如下：/**********add by Chao ***相关的定义****************/#define BRAM_BYTENUM 4#define Start_Addr 0#define Len 10////////////////////////////// // this for loop is added by Chao int i; int

上个帖子AXI_BRAM0,BRAM测试数据现在SDK中新添代码测试其读写：//截取了关键代码如下！！！ // this for loop is added by Chao int i; int number_in_5_location; int Write_Data = 0; for(i = BRAM_BYTENUM*Start_Addr ; i < BRAM_BYTENUM*(Start_Addr + Len) ; i += BRAM_BYTENUM) { XBram_Out3

hardware 设计软件的话选择SDK的案例工程RunAs运行成功。

有很多细节，慢慢更新。

只保留UART1，GPIO MIO和SP IFLASH等，对AXI控LED不影响，案例程序LED可以闪烁。

设计1 ，a+b，但是返回a*b，latency是1#include<ap_int.h>//typedef ap_int<16> dt;typedef int dt;dt add(dt a,dt b,dt *c){#pragma HLS INTERFACE s_axilite port=return bundle=BUS_CTRL#pragma HLS INTERFACE s_axilite port=a bundle=BUS_IN#pragma HLS INTERFA

可以：

LED灯开始闪烁！！！

import example,可以看到新的工案例程Programe FPGARun As(可以配置)然后就可以看到灯闪烁。我们把代码做下调整以点亮4个LED灯：

这是一个AXI-GPIO控制led和key的案例可以打开SDK：

`timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////// Company: // Engineer: // // Create Date: 2021/03/22 17:48:01// Design Name: // Module Name: ram_test// Project Name: // Target Devices: // To