【Verilog语法014】verilog读写txt和bin文件操作

原创 已于 2024-11-01 21:51:23 修改 · 1.2k 阅读 · 5 ·
CC 4.0 BY-SA版权
[email protected]
文章标签：

#fpga开发

于 2024-07-06 15:48:27 首次发布

文章目录

文件分为两种类型：

  1. 文本格式（txt）：ascii码
  2. 二进制格式（bin）：16进制

链接

缩写的含义

w:写
r:读
a:追加
b:二进制
+:创建
没写a则默认是非追加
r和rb没区别

打开txt文件。%s写入（00替换成20,0a替换成0d0a）

在这里插入图片描述
在这里插入图片描述

打开bin文件。%s写入（00替换成20,0a不会替换成0d0a）

在这里插入图片描述
在这里插入图片描述

打开bin文件。%u写入（4字节位宽，00不会替换成20,0a不会替换成0d0a）

在这里插入图片描述
在这里插入图片描述

打开bin文件。%c写入（00不会替换成20,0a不会替换成0d0a）

在这里插入图片描述
在这里插入图片描述

读：txt文件内容是：AA（无0x前缀）

可以使用

$fscanf(fd1,"%h",rd_byte);

也可以使用

$readmemh("./FILE/1.txt",mem);//FE放在mem[0]

在这里插入图片描述

读：txt文件内容是：0xAA（有0x前缀）

可以使用

 $ fscanf(fd1,"0x%h",rd_byte);

在这里插入图片描述

读：bin文件内容是：AA

state    =$fread(rd_byte,fd1);

在这里插入图片描述

写入txt文件内容是：AA（无0x前缀）

$fwrite(fd1,"%h",8'h32);

在这里插入图片描述

写入bin文件内容是：AA（无0x前缀）

$fdisplay(fd1,"%c",8'h32);

在这里插入图片描述

"wb"和"w"的区别

fd1      = $fopen("./FILE/1.txt","wb+")   ;//不会自动将0x0a替换为0x0d0a
fd1      = $fopen("./FILE/1.txt","w+")    ;//会自动将0x0a替换为0x0d0a

"%s"和"c"的区别

"s"会将00用20替代，ascii的0x00=NULL，用0x20空格代替
"c"不会有上面现象

【教程4＞第1章＞第12节】通过Verilog读取txt格式数据进行测试并将结果导入到matlab
FPGA/MATLAB学习教程/源码/项目合作开发
02-25 1010
我们在verilog的testbench中，调用txt文件，将上述正弦样本数据作为测试激励输入到verilog模块中。通过这个方法，可以将一些较为复杂的数据导入到verilog中，进行FPGA数据处理模块的开发。即通过w方式打开一个新的txt文件，然后将verilog的输出保存到XY1.txt文件中。这个部分是txt文件的路径，实际使用时，修改为您自己的路径，或者将txt文件放在和我一样的路径中。这个是数据长度，matlab产生的txt多少长度，这个参数就修改为多少长度。这个txt就是保存这段数据的文件。
verilog 读取txt, bin文件的集中方式
JamesBond619的博客
11-15 2559
在读取的过程中，$fgetc每次只能拿到8bit的数据，而我的bin文件数据如下，所以我需要循环读16次才能读完完整的一行数据，最后将读取的数据写入到txt文件中。就只需要修改number，并将full_name = "csdn",即可实现多文件的读取，txt也可以使用同样的方法。1) 如果是写入的，直接声明integer类型，给数值就可以写入，写入的过程中加入“\n”,进行换行。3. 如果有读取多个txt或者bin文件的需求，只需要加如下代码，前提是多个文件需要按照规则命名。
verilog 读写文件
02-21
通过非常详细的说明verilog中关于文件操作的系统函数，对于不同EDA仿真器，有详细介绍，就是英文说明，希望对大家有帮助
systemverilog 使用$fscanf函数读入txt文本数据
Atunru的博客
06-18 537
systemverilog使用$fscanf()函数读取txt文本数据
Verilog对txt及bin文件读取
hhpingyear的博客
07-27 2227
Verilog 仿真 bintxt文件
Verilog仿真中，读txt文件和写txt文件的方法
yundanfengqing_nuc的专栏
01-23 355
MATLAB上生成的txt文件的格式为每行一个数据，与coe文件不同的是，数据之间没有逗号。在功能仿真阶段调试程序时，$display是很有用的一段程序，它和java，c语言中的打印语句使用方法是相似的，可以把变量和语句运行状况打在TCL log的窗口上，供调试者知晓代码运行情况。同时，需要注意的是，在换行中，需要采用’\r\n‘，不能仅仅使用’\r’。需要注意的是，txt文件的地址不能出错，另外，注意地址分隔符需要用’/‘，windos系统中的’\‘需要对应改过来才能使用。$display语句的使用。
verilog把数据写入txt文件
qq_43424748的博客
01-20 6702
可以将数据变量写入txt文件，用matlab进行频谱分析等。每次重写会将文件清零。 integer dout_file1; integer dout_file2; initial begin dout_file1=$fopen("C:/Users/lenovo/Desktop/sin.txt"); //打开所创建的文件 dout_file2=$fopen("C:/Users/lenovo/Desktop/cos.txt"); //打开所创建的文件 if(dout_file
readmemh函数引用的txt格式_用于读取和写入文本文件Verilog代码
weixin_26869081的博客
12-24 1386
系统函数＄fopen用于打开一个文件，并还回一个整数指针．然后，＄fdisplay就可以使用这个文件指针在文件中写入信息，写完后，则可以使用＄fclose系统关闭这个文件例如：integer write_out_file;／／定义一个文件指针integer write_out_file=$fopen("write_out_file.txt");$fdisplay(write_out_file,"@...
verilog 打印每个数据到txt
06-14
-引用[2]讨论了Verilog读写txt和bin文件的具体操作，包括文件打开、写入、格式化等。-引用[3]给了一个具体的Verilog代码片段，使用$fwrite函数将数据写入文件。用户直接说："我想在Verilog中将每个数据输出到txt文件...
Verilog语法_7(SPI接口驱动)
热门推荐
dengshuai_super的博客
09-29 2万+
September 24, 2016 作者：dengshuai_super 出处：http://blog.csdn.net/dengshuai_super/article/details/52649265 声明：转载请注明作者及出处。 百度百科定义： SPI(Serial Peripheral Interface–串行外设接口)总线系统是一种同步串行外设接口，它可以使MCU与各
Verilog 初始化了一个数组，为什么写入的数据和读出的数据不一致
最新发布
06-27
3.文件读取操作：引用[1]提到，使用$fread读取文件时，需要注意参数的使用，特别是当省略start_addr和count时，数据会全部填充至变量。如果文件读取操作有误，可能导致初始化数据不正确。可能的原因及解决方法：原因...
MIF.rar_MIF_mif文件_生成mif文件
09-22
4. **指令和控制信息**：某些情况下，MIF文件可能包含额外的控制指令，如读写操作、加载模式等。 生成MIF文件的方法通常涉及编写文本文件，使用合适的文本编辑器如Notepad++或Vim。文件内容应遵循MIF的语法规则，...
Verilog读写文件
零阶简正波的博客
04-05 1万+
一.读写文件相关的系统任务    在进行FPGA模块的开发过程中，常常需要对数据的处理过程进行行为仿真，以验证FPGA的功能逻辑是否正确，因此需要将FPGA行为仿真的结果与MATLAB或C/C++的处理结果进行对比验证。但需要对比的数据量比较大时，将输入输出结果数据存入文件进行对比是非常常用的方法。    Verilog中读写文件常用到的系统任务主要有以下几个：1.文件打开、关闭与定位操作：$fo...
Verilog中文件的读取和写入操作（$readmemb $fopen $fwrite $fclose ）
m0_59670134的博客
04-02 6576
目录 读取：$readmemb/readmemh 写入：$open->$write->$close
使用matlab将图像写入到txt文件，供verilog仿真读取
weixin_48244275的博客
05-19 1222
易用工具
SystemVerilog/Verilog的testbench中文件的写入和读取操作
yinyeyy的专栏
01-11 2万+
在Testbench中很可能需要文件的读写操作，在可综合的设计中也可能会用到文件写入。SystemVerilog/Verilog提供的文件写入读取方法并不多，主要有两类。 第一类是writememb/writememh/readmemb/readmemh，第二类是$fscanf/$fwrite。第一类用法简单，但是功能弱，文件读取也不支持多维数组；第二类用法复杂一点，功能相对强大，配合循环语句可以处理多维数组。 1. writemem[b|h]/readmem[b|h] writemem[b|h]主要
Verilog 读取文件函数 FPGA
ZdqDeveloper的博客
09-24 905
需要注意的是，文件读取操作只能在仿真中使用，而无法在实际的 FPGA 硬件中执行。如果你需要将文件中的数据加载到 FPGA 中，你需要使用其他方法，比如读取数据并将其转换为初始化文件（如 .coe 文件）来加载到 FPGA 的 BRAM 或其他存储器中。在某些情况下，我们可能需要从外部文件中读取数据并将其用于设计中。本篇文章将介绍如何在 Verilog 中实现读取文件的功能，并提供相应的源代码示例。接下来，我们使用一个循环来读取文件内容，直到文件结束。在上面的示例中，我们首先声明了一个 8 位的寄存器。
Verilog读取文件函数——readmemh
持续更新
07-03 8213
Verilog语言提供了一个非常有用的函数——readmemh，可以读取一个十六进制格式的文件并将其内容写入到内存中。在initial块中，我们使用readmemh函数从文件"data_file.txt"中读取数据，并将其写入到名为"memory"的寄存器数组中。需要注意的是，readmemh函数只能够读取十六进制格式的文件，因此我们必须将要读取的文件转换成十六进制格式。总之，readmemh函数是一个非常方便的Verilog函数，在数字电路设计中经常使用，可以大大简化代码的编写过程。
SystemVerilog中指定打印格式
柒年
01-19 7002
本文主要总结一下中的占位符，通过合理的使用占位符，在log中按自己指定的格式打印信息，方便debug。
Verilog 文件操作：读写文件与EDA仿真器兼容性指南
"这篇文档详细介绍了如何在Verilog模型中使用基于C标准I/O包的一组用户函数进行文件读写操作。这些函数使得无需学习C语言或PLI（寄存器传输级接口）就能直接在Verilog模型中实现文件输入和输出。此代码适用于VCS、...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

霍雨浩-灵眸

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值