先进封装结构及工艺简介

芯纪元

已于 2025-07-07 14:44:52 修改

阅读量880

点赞数 17

CC 4.0 BY-SA版权

分类专栏： EDA 文章标签：笔记

于 2025-07-07 14:38:16 首次发布

本文链接：https://blog.csdn.net/qq_34326957/article/details/149171679

EDA 专栏收录该内容

39 篇文章

订阅专栏

文章目录

前言
一、芯片封装
二、先进封装结构
三、先进封装工艺
总结

前言

先进封装 (AP) 是指封装集成电路 (IC) 以提高性能的多种创新技术。与传统封装相比，它具有高集成度、工艺方法更加多元以及更优的导电和散热性能等优点。

一、芯片封装

芯片是电子元件的重要组成部分，芯片必须与印刷电路板（Print Circuit Board，PCB）之间形成电互连，以实现芯片之间或芯片与其它电子元器件之间的“沟通”。
芯片主要是以硅为载体的高精度集成功能单元，因为硅材料易脆裂的特点，所以芯片不能直接与PCB 直接形成电互连，而需要通过各种形式对脆弱的芯片进行保护，再与PCB相连。
在集成电路诞生以来50多年的历史里，芯片的集成度持续提高，其关键尺寸急速缩小；相比之下，PCB关键尺寸缩小的速度很缓慢；这就造成了芯片与PCB之间关键尺寸的差异持续扩大，如下图所示。
在这里插入图片描述
封装就是针对芯片因所用基底材料特性、芯片集成度与PCB集成度不匹配等问题，运用相适应的材料和工艺，对脆弱的芯片进行保护，同时调整芯片焊盘的密度，使之与PCB焊盘的密度相匹配，是芯片与PCB之间的“桥梁”。

二、先进封装结构

先进封装的结构大致包括：倒装芯片（Flip-Chip，FC）、2.5D封装与3D封装、晶圆级封装（Wafer Level Package，WLP）、系统级封装（SiP）、Chiplet。

1.Flip-Chip

倒装芯片起源于20世纪60年代，由IBM率先研发出来，是将芯片功能区朝下以倒扣的方式背对着基板通过焊料凸点（简称Bump）与基板进行互联，芯片放置方向与传统封装功能区朝上相反，故称倒装芯片。这种封装技术具有较高的信号密度、较小的体积、高速传输和良好的热传导性能，因此在半导体行业得到了广泛应用。

2.2.5D封装与3D封装

2.5D封装：采用硅或重分布层 (RDL) 扇出的中介层被用于在SoC的裸片之间路由信号；3D封装：采用混合键合或以上技术的某种组合来实现芯片的垂直堆叠。
2.5D/3D堆叠封装涉及垂直堆叠多个裸片或芯片，形成三维结构。该平台可实现更高的集成度、更高的性能和更小的外形尺寸，使其成为应对人工智能、5G和 HPC应用挑战的重要技术。

3.WLP

晶圆级封装是在切割晶圆成单个芯片之前，在整个晶圆上进行封装过程。晶圆级封装分为扇入型晶圆级芯片封装（Fan-In WLCSP）和扇出型晶圆级芯片封装（Fan-Out WLCSP），其特点是在整个封装过程中，晶圆始终保持完整。

4.SiP

系统级封装（SiP）技术是通过将多个裸片（Die）及无源器件整合在单个封装体内的集成电路封装技术。在后摩尔时代，系统级封装（SiP）技术可以帮助芯片成品增加集成度、减小体积并降低功耗。

5.Chiplet

Chiplet是一种集成电路设计和封装方法，它将一个芯片（称为主芯片）与多个辅助芯片（称为chiplet）集成在一起，以形成一个功能完整的系统。Chiplet技术的出现是为了解决集成电路尺寸和复杂性不断增加所带来的挑战，提高系统集成度、性能和灵活性。

三、先进封装工艺

先进封装的工艺大致包括：Bump（凸块）工艺、RDL（重布线层）工艺、TSV（硅通孔）工艺。

1.Bump

Bump 是实现芯片与封装基板之间连接的重要元素，类似于桥梁连接两者。通过Bump，电信号可以从芯片传输到封装基板，完成芯片与外部系统的通讯。
Bump承担着实现芯片与部基板的可靠电气连接，并确保稳定的信号传输。它是实现芯片封装接口的核心技术，直接影响芯片的散热、导电性和机械强度。Bump的尺寸和密度对芯片封装的整体性能起着重要作用，尤其是在微型化封装（如倒装芯片技术Flip-Chip）中，凸点的大小和排列会直接影响封装的可靠性和散热性能。
在这里插入图片描述

2.RDL

RDL是用于在芯片封装中重新分配电信号的金属层，类似于一座城市中的道路网络。它通过改变芯片上引脚的布局，实现更高密度的信号连接，从而在有限空间内提高封装性能。对于FlipChip封装方式，BUMP并非是摆放在IO上，而是摆放在IO周围。此时IO pad pin与BUMP之间的连接就需要走RDL。
RDL通过重新布线，有效提升了芯片的I/O密度和信号传输效率，能够支持多层电路互连以及先进封装中的异质集成。这使其成为封装高性能化和小型化不可或缺的技术。
现代封装中，RDL层的设计已经从单层发展为多层结构，以应对复杂信号和高密度集成的需求。尤其是在Fan-Out（扇出型）封装和WLP（晶圆级封装）中，RDL的精细化布线技术成为核心。
在这里插入图片描述

3.TSV

TSV 是一种在硅片中开孔，允许电信号在芯片的不同层之间垂直传输的技术，主要用于3D集成电路和2.5D封装。2.5D TSV通过转接板（interposer）将多个芯片集成在一起，而3D TSV则通过芯片直接垂直堆叠，实现更高的集成度和效率。
TSV为垂直方向上的芯片互连提供了有效解决方案，特别是在3D封装中，TSV可以大大缩短信号传输距离，提升芯片集成度，适应了高性能计算和AI芯片对高效能的需求。
在这里插入图片描述
另外，先进封装的四要素是指：RDL，TSV， Bump，Wafer，任何一款封装，如果具备了四要素中的任意一个，都可以称之为先进封装。在先进封装的四要素中，RDL起着XY平面电气延伸的作用，TSV起着Z轴电气延伸的作用，Bump起着界面互联和应力缓冲的作用，Wafer则作为集成电路的载体以及RDL和TSV的介质和载体，如下图所示。
在这里插入图片描述
Wafer晶圆在当今半导体行业具有广泛的用途，既可以作为芯片制造的基底，也可以在Wafer上制作硅基板实现2.5D集成，同时可用于WLP晶圆级封装，作为WLP的承载晶圆。
Wafer最初仅用在芯片制造上，作为集成电路生产的载体，在Wafer上进行光刻、刻蚀、气相沉积、离子注入、研磨等工序，反复操作，精密控制，最终制造出集成电路芯片。
随着技术的发展，Bump和RDL会变得越来越细小，Bump甚至最终会消失，而Wafer则会变得越来越大，从早先的6英寸到8英寸到现在普遍应用的12英寸以及将来要广泛应用的18英寸，都体现了这样的特点，晶圆尺寸越大，同一圆片上可生产的IC就越多，可降低成本，提高效率，但对材料技术和生产技术的要求也会更高。

总结

Wafer、Bump、RDL和TSV是先进封装中的四大关键技术要素，它们分别从材料基础、连接、信号分配和垂直互连四个角度，解决了高性能封装中的不同问题。Wafer是芯片封装的载体，Bump连接芯片与外部基板，RDL优化了信号布线，TSV则实现了垂直互连。它们共同推动了半导体封装技术向更小尺寸、更高密度和更高性能的方向发展。