奇数分频

最新推荐文章于 2024-04-24 18:19:14 发布

百里千里

最新推荐文章于 2024-04-24 18:19:14 发布

阅读量238

点赞数

CC 4.0 BY-SA版权

分类专栏：数字芯片

本文链接：https://blog.csdn.net/qq_34849963/article/details/116278164

数字芯片专栏收录该内容

10 篇文章

订阅专栏

该博客介绍了如何使用Verilog语言实现一个5分频器。作者陈泉秀提供了详细的代码实现，包括两个always块分别处理上升沿和下降沿的情况，最终通过组合逻辑产生分频后的时钟信号。在测试模块中，对分频器进行了测试，验证了其功能。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

//---------------------
// 奇数分频
//Author：陈泉秀
//---------------------
//实现5分频
module	clk_odd_divider
(
input			clk,
input			rst_n,
output			clk_out
);
reg		[2:0]	count;
reg				clk_p;
reg				clk_n;

always@(posedge clk or negedge rst_n)
	begin
		if(!rst_n)
			count	<=	3'd0;
		else if(count == 3'd4) //0-4
			count	<=	3'd0;
		else
			count	<=	count + 1'b1;
	end
	
always@(posedge clk or negedge rst_n)
	begin
		if(!rst_n)
			clk_p	<=	1'b0;
		else if((count==3'd2)||(count==3'd4))
			clk_p	<=	~clk_p;
	end

always@(negedge clk or negedge rst_n)
	begin
		if(!rst_n)
			clk_n	<=	1'b0;
		else if((count==3'd2)||(count==3'd4))
			clk_n	<=	~clk_n;
	end
	
assign	clk_out	=	clk_n|clk_p;

endmodule

//----------------
// Author: chenquanxiu
//-------------------
`timescale	1ns/1ns
module	clk_odd_divider_tb;
reg	clk;
reg rst_n;
reg data;
wire detector_out;

initial
	begin
		clk		=	1'b0;
		rst_n	=	1'b1;
	#10	rst_n	=	1'b0;
	#30	rst_n	=	1'b1;
	end
	
	always	#5	clk = ~clk;
	
clk_odd_divider
A(
			clk,
			rst_n,
			clk_out
);

endmodule