qq_34849963的博客

source 以下命令。

点击生成verilog代码就能生成reg output。该项目用I2C进行寄存器配置，因此端口例化了I2C的输入输出信号。1、对于合并单元格的位宽之和要补全为8位，对于不使用的位，需要写为“Reserved”2、表单中间不能有空行。地址可以跳跃但是不能有空行。以下是vba语言实现的逻辑。

一、注释=pod这里的是注释=cut二、chomp去掉换行符（\n）去掉$/chomp($text=<STDIN>);#读入，但不含换行符三、<STDIN>$line = <STDIN>; #一次读一行，性能好。<STDIN>会带有换行符，通常都会加上chomp()操作符去掉换行符，四、钻石尖括号<>使用两个尖括号表示读取来自文件的输入，可以从命令行中传递文件到<>。$ ./...

在shell脚本的开头往往有一句话来定义使用哪种sh解释器来解释脚本。目前常见的shell脚本中主要有以下两种方式：(1) #!/bin/sh(2) #!/bin/bash含义：第一行的内容指定了shell脚本解释器，只能放在第一行。一、运行一个simple shell在linux里新建一个文件： vi simple.sh后缀一定要是sh，表示shell文件。键盘键“I”插入编辑，输入上图文本后。Esc退出，：wq！ 保存并退出。在terminal中输入source simpl