ToFPGA的博客

对于 DDR3 设计，若 DDR3 时钟大于 667 MHz，则需要一个 MMCM 专门用来产生 300MHz 或 400MHz 时钟作为 IDELAY 参考时钟（具体选用 300MHz 还是 400MHz 取决于 FPGA 速度等级），其他情况使用 200MHz 时钟作为 IDELAY 参考时钟。当 app_wdf_wren 和 app_wdf_rdy 同时有效，写数据被写入数据写 FIFO。4:1 模式下用户接口数据位宽为 64bit，写入 64bit 数据（0000_0806_0000_0805）

左图是我们常用示波器看到的眼图效果，右图是使用 IBERT 的眼图。IBERT 眼图会比示波器眼图更小，是由于受到非常低概率抖动和噪声的影响，眼图有些许闭合。UI 换算与 GT 的速率有关，以12.5 Gb/s 为例，1 UI = 1000/12.5 ps = 80 ps。但是选择精度更高意味着采样点数更多，例如 1e-5 精度每个 offset 需要采集 1e5 样本，这里的 offset 由设置中的 increment 决定。，当眼图中的蓝色区域大于图中临界值，说明信号完整性是满足要求的。

xilinx 官方IP axi_quad_spi 的使用说明及示例工程

Clock Verification IP

Reset Verification IP