手写RAM（单端口、伪双端口、真双端口）

已于 2022-07-26 20:03:23 修改
阅读量3.9k 收藏 32
点赞数
CC 4.0 BY-SA版权
分类专栏： # 数字IC前端设计基础 文章标签： fpga verilog ram
于 2021-03-07 11:13:01 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_39507748/article/details/114479713
本文详细介绍了三种类型的RAM：单端口RAM，同一时刻只能进行读或写操作；伪双端口RAM，具有两个端口，一个读一个写；真双端口RAM，两个端口可独立进行读写。讨论了读写处理和读使能无效时输出“X”态的原因。

一、单端口RAM

单端口 RAM 指的是只有一个读写口，就是只有一组数据线和地址线，就是读和写都是通过这个口来访问 RAM，但是同一个时刻只能访问一个，要么是读，要么是写。
在这里插入图片描述
在这里插入图片描述
RAM 模型主要有一个二维的 RAM 存储，写入数据处理和读出数据处理，读出数据在读使能无效时，输出“X”态，那么为什么输出“X”态呢，输出“X”态是为了避免使用无效的读数据，防止逻辑使用错误。RAM 读无效时的数据我们不建议使用，我们一般只使用 RAM 读有效时的RAM 读数据。

module sp_ram ( 
    input clock , //ram clk
    input wen , //
了解本专栏 订阅专栏 解锁全文 超级会员免费看
单端口RAM
小柚子的博客
04-10 1368
单端口RAM 题目描述 设计一个单端口RAM，它有： 写接口，读接口，地址接口，时钟接口和复位；存储宽度是4位，深度128。注意rst为低电平复位 信号示意图： 单口RAM的实现原理 建立一个reg的数组，将数据存储进来，进行的是读、写互不干扰的读写机制，即要么读要么写。这个时侯需要设置enb，进行读写的开关控制。需要注意的是，写是对寄存器进行写，因此必须有时序电路构成。 `timescale 1ns/1ns module RAM_1port( input clk, input rst
Vivado仿真网表输出高阻态
m0_46498597的博客
01-29 4363
1.1 Vivado仿真网表输出高阻态 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）Vivado仿真网表输出高阻态； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。 1.1.3 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为
FPGA -手写异步FIFO
博客
04-28 2398
在处理跨时钟域时，转换为格雷码处理。
双口RAM的Verilog实现与应用
最新发布
weixin_36197669的博客
07-17 953
双口RAM（Random Access Memory）是一种拥有两个独立数据端口的半导体存储器，允许同时进行读写操作。在多处理器系统中，双口RAM可以作为处理器之间或处理器与外部设备间信息交换的桥梁。它的主要用途包括：缓存共享：在多核处理器中，双口RAM可以用来实现缓存一致性，保证数据的一致性和同步。高速数据传输：在需要高速数据交换的场合，如图像处理、视频流等，双口RAM能够提供两个独立的通道，满足实时性和高吞吐量的需求。
数字IC设计系列----单端口RAM、双端口RAM、同步FIFO、异步FIFO
moshanghongfeng的博客
10-03 4903
目录 一、单端口RAM原理及实现 1.原理 2.Verilog实现 3.优缺点分析 二、双端口RAM原理及实现 1.原理 2.Verilog实现 3.优缺点分析 三、同步FIFO原理及实现 1.原理 2.Verilog实现 3.优缺点分析 四、异步FIFO原理及实现 1.原理 2.Verilog实现 3.优缺点分析 总结 提示：以下是本篇文章正文内容，下面案例可供参考 一、单端口RAM原理及实现 1、原理 在内存空间中开辟出一段
1---不详细的讲一下Xilinx的BMG：单端口和双端口RAM的区别
qq_16923717的博客
09-21 1万+
Note: 以下内容可能会有错误的地方，仅供参考，详细请查阅Xilinx官方产品指南《pg058-blk-mem-gen》 BMG即Block Memory Generator，是Xilinx配置BRAM的IP核，可将BRAM配置成如图所示的5种类型 - RAM分三种，单端口RAM、伪双端口RAM（Simple Dual）和双端口RAM（True Dual），它们之间的区别是什么呢？先看看它们的接
ram自己写？用IP？
weixin_30763455的博客
09-18 98
前言 ram这种东西，可以用ip方便，也可以自己写代码描述它。 以下讨论单口ram；8bit*256 流程 1.IP： 使用IP当然是最方便的事情啦，但可移植性差而且可定制性较差。 仿真波形： 2.Verilog描述： 描述就得自己写自己调试代码了，不过写好就是一劳永逸啦。。。 开始写了第一版代码： 1 //******************************...
单口RAM、双口RAM、FIFO
weixin_30437337的博客
08-14 1054
单口与双口的区别在于，单口只有一组数据线与地址线，因此读写不能同时进行。而双口有两组数据线与地址线，读写可同时进行。FIFO读写可同时进行，可以看作是双口。 双口RAM分伪双口RAM（Xilinx称为Simple two-dual RAM）与双口RAM（Xilinx称为true two-dual RAM）。伪双口RAM，一个端口只读，另一个端口只写；而双口RAM两个端口都可以读写。 F...
【FPGA基础】嵌入式块RAM之 双端口RAM（dpram）上手
悟已往之不谏 知来者之可追
03-26 2722
嵌入式存储器结构由一列列 M9K 存储器模块组成，通过对这些 M9K 存储器模块进行配置，可以实现各种存储器功能，例如： RAM、移位寄存器、 ROM 以及 FIFO 缓冲器。 一、创建 dpram IP 核 新建双端口 IP 核，并起名为dpram.v： 注：对于单端口 RAM，读写操作共用端口 A 的地址，数据通过端口 A 写入和读出；对于本节使用的双端口RAM，则是一个读端口和一个写端口。 双端口 RAM 配置如下： 使用方式设置为一个读端口和一个写端口，另一种方式为两个端口都可用做读/写
最详细的FPGA的双口RAM乒乓操作与数据处理实例（第二部分）
byang_18的博客
09-25 4264
首先说明一下 代码都是自己完全手写的，如果有人看了我的代码，欢迎指出不足，写的不好也不要嘲笑，一个字一个字写出来的。 今天写的是根据上次的对2个双口RAM的乒乓操作，进行读和写，经过仿真已经验证是正确的。那么今天要说的就是，单纯把数据写入，或者单纯读取数据观察一个一个值是否正确，这并不能进行实际性值的应用。因此在这更新第二部分，作为备案，为以后复习做帮助，如果有人看了发现有错误，欢迎指正。 在写正...
FPGA数据总线宽度不相等的双口RAM的设计.pdf
07-13
双口RAM是一种特殊的RAM，它拥有两个完全独立的读写端口，允许两个端口同时进行数据存取操作，这对于提高存储器的吞吐率和数据处理的实时性具有重要价值。双口RAM广泛应用于需要高速数据交换的场景中，如实时图像...
可以用于综合的双端口bram
03-14
引用[1]和[5]提到了Verilog实现双端口RAM和ROM的方法，特别是使用数组来表示存储空间。但需要注意，FPGA中的BRAM是块RAM资源，手动编写可能不如使用IP核优化资源利用。不过用户可能想了解两种方法：手动编码和使用IP...
最详细的FPGA的双口RAM乒乓操作与数据处理实例（第一部分）
byang_18的博客
09-21 8176
首先说明一下 代码都是自己完全手写的，如果有人看了我的代码，欢迎指出不足，写的不好也不要嘲笑，一个字一个字写出来的。 - 1、目的 测试双口RAM的乒乓操作的功能，研究RAM输入输出操作，以及乒乓操作时序。即可以运用乒乓操作将数据完整的存入两个缓冲RAM中，并按要求读出并进行模拟累加运算。 通过乒乓操作的方式，循环向双口RAM1存入奇数，向双口RAM2存入偶数。并将每个RAM的数据读取两次，并将每...
RAM类型区别和使用场景--单端口、双端口、简单双端口
weixin_41230430的博客
07-02 1198
单端口RAM、双端口RAM和简单双端口RAM是三种常见的RAM配置，它们在访问方式和应用场景上有一些重要的区别。对于并行访问，双端口RAM和简单双端口RAM优于单端口RAM。单端口RAM < 简单双端口RAM < 双端口RAM。双端口RAM > 简单双端口RAM > 单端口RAM。双端口RAM的控制逻辑通常最复杂，单端口RAM最简单。
【FPGA】zynq 单端口RAM 双端口RAM 读写冲突 写写冲突
热门推荐
Z小旋
11-15 1万+
伪双端口模式下我们需要避免读写冲突；在真双端口模式下我们需要避免读写冲突和写写冲突。
深度为8，位宽为8bit的单端口RAM
StephenX9760的博客
04-24 803
单端口RAM只有一套地址总线，读操作和写操作是分开的。 module one_bit_fulladder(clk,addm,cs_n,we_n,din,dout); input clk,cs_n,we_n; input [2:0] addm; input [7:0] din; output [7:0] dout; reg [7:0] dout; reg [7:0] raml [7:0]; always @ (posedge clk) begin if(cs_n) dout
简单双端口RAM和单端口ram的区别
weixin_41230430的博客
09-07 1098
简单双端口RAM（Simple Dual-Port RAM）和单端口RAM（Single-Port RAM）在访问方式、功能特点以及应用场景上存在显著差异。在控制逻辑的复杂性方面，简单双端口RAM的控制逻辑相对于单端口RAM更为复杂，因为它需要处理两个端口的同步问题，但相比于真双端口RAM则较为简单。综上所述，简单双端口RAM和单端口RAM在访问方式、功能特点以及应用场景上存在显著差异。从资源使用的角度来看，单端口RAM的资源消耗最少，简单双端口RAM次之。在简单的存储应用中表现良好，如嵌入式系统等。
单端口和双端口RAM的区别
weixin_45189652的博客
07-12 759
单端口和双端口RAM的区别
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

耐心的小黑

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值