知识，既贵，又便宜。

此前写过向量扩展0.9的阅读记录，三年已过，本以为不再参与RVV的相关开发，奈何造化弄人，旧业重操，真就世事难料呀。总的来说1.0版本相比0.9版本的扩充了较多内容，但大部分为指令功能的扩充，指令编码、向量的运行机制等几乎没有变化，也就是说0.9版本的工具链可以兼容1.0的共性的指令。本文主要针对1.0新的版本作阅读记录，与0.9相同功能将不再赘述，若有所区别将在下文中体现。

RV32I指令集详述

rvv 是risc-v指令集中的向量扩展。

一个RISCV处理器线程必须运行在某个模式下，而区分这些工作模式的原因是为不同的软件栈部件提供保护。当一个线程试图执行当前模式下不允许的操作，将会产生异常。

riscv用户指令集阅读记录

众所周知，软件生态对CPU是至关重要的，而软件工具链的完备是CPU能够真正运行的第一步。本文将以RISCV工具链为例。

1. load/store 存储器访问指令该指令是RISCV架构专门用来访问存储器的指令，其他任何指令均无法访问存储器。一般load采用I型指令格式，store采用S型指令格式。有效字节地址是通过将寄存器rs1与符号扩展的12位偏移量相加而获得的。Load指令将存储器中的一个值复制到寄存器rd中。 Store指令将寄存器rs2中的值复制到存储器中。load/store指令是让寄存器和存储器进行数据交换，虽然不存在运算，但是都会经过完整的数据通路。举例说明指令执行过程：例如sw rs2, imm(r