基于FPGA的FIR数字滤波器设计

今天给大侠带来在毕业设计之基于FPGA的FIR数字滤波器设计，仅供大侠参考，话不多说，上货。

本篇介绍基于FPGA的FIR数字滤波器设计，针对毕业设计要做的基本工作有如下几点：

（一）掌握有限冲击响应FIR（Finite Impulse Response， FIR）的基本结构，研究现有的实现方法，对各种方案和步骤进行比较和论证分析，然后针对目前FIR数字滤波器需要的特点，速度快和硬件规模小，作为指导思想进行设计计算。

（二）基于硬件FPGA的特点，利用Matlab软件以及窗函数法设计滤波器。对整个FPGA元件，计划采用模块化、层次化设计思想，从而对各个部分功能进行更为详细的理解和分工设计，最终FIR数字滤波器的设计语言选择 Verilog HDL硬件编程语言。

（三）设计中的软件仿真使用开发软件Quartus II，并且利用Matlab工具进行对比仿真，在仿真的过程中，对比证明，本设计的滤波器的技术指标已经全部达标。

目  录

1 绪 论

1.1 本课题研究意义

1.2 国内外研究现状分析

1.3 研究思路

1.4 相关概念说明

2 FIR数字滤波器的设计方法

2.1 理论部分

2.1.1  引言

2.1.2  FIR数字滤波器的基础

2.1.3  数字滤波器的设计原理

2.1.4  FIR数字滤波器的理论计算方式与参数转换思想

2.1.5  Matlab直接FDAtool设计方式解析<