3-8线译码器

最新推荐文章于 2025-02-05 20:22:17 发布

原创

最新推荐文章于 2025-02-05 20:22:17 发布 · 1w 阅读

13 ·

CC 4.0 BY-SA版权

文章标签：

#FPGA

这篇博客介绍了如何使用FPGA进行3-8线译码器的测试，提供了详细的测试脚本代码。通过设置不同的输入信号A，并观察输出Y的变化，验证了3-8线译码器的正确工作。测试过程中，E信号被固定为全1，然后依次改变A的值，确保所有可能的组合都得到了测试。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

//3-8线译码器
module cy4(input[2:0] E,//输入端口声明
           input[2:0] A,//输入端口声明
           output reg[7:0]Y//输出端口声明
          );
always @(A,E)
if(E == 3'b111)        
   begin
     case(A)
      3'b000: Y <= 8'b1111_1110;
      3'b001: Y <= 8'b