单端口RAM

最新推荐文章于 2025-06-15 12:03:14 发布

傻童:CPU

最新推荐文章于 2025-06-15 12:03:14 发布

阅读量1.3k

点赞数 1

CC 4.0 BY-SA版权

分类专栏： verilog FPGA FPGA基础文章标签： fpga开发

本文链接：https://blog.csdn.net/qq_45159887/article/details/124077514

FPGA 同时被 3 个专栏收录

152 篇文章 ¥9.90 ¥99.00

订阅专栏

超级会员免费看

verilog

88 篇文章 ¥19.90 ¥99.00

订阅专栏

超级会员免费看

FPGA基础

81 篇文章

订阅专栏

本文介绍了单端口RAM的设计，包括其功能接口和存储规格（4位宽，128深）。内容涉及如何在FPGA中使用时序电路实现读写互不干扰的机制，并强调了复位信号的低电平有效以及启用信号enb在读写操作中的关键作用。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

单端口RAM

题目描述
设计一个单端口RAM，它有：写接口，读接口，地址接口，时钟接口和复位；存储宽度是4位，深度128。注意rst为低电平复位

信号示意图：
在这里插入图片描述
单口RAM的实现原理
建立一个reg的数组，将数据存储进来，进行的是读、写互不干扰的读写机制，即要么读要么写。这个时侯需要设置enb，进行读写的开关控制。需要注意的是，写是对寄存器进行写，因此必须有时序电路构成。
在这里插入图片描述

`timescale 1ns/1ns

module RAM_1port(
    input clk,
    input rst,
    input enb,
    input [6:0]addr,
    input [3:0]w_data,
    output wire [3:0]r_data
);
//*************code***********//

    reg [3:0] mem [127:0];
    integer i;
    always@(posedge clk or negedge rst)
        begin
            if(!rst)
              begin

了解本专栏