流水灯——FPGA

原创

于 2023-07-16 12:17:37 发布 · 961 阅读

·

0

·

CC 4.0 BY-SA版权

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

文章标签：

该文介绍了使用Verilog语言在Quartus环境下设计一个LED流水灯系统，通过参数设置计数器周期，使LED灯每隔0.2s循环点亮。模块包括计数器和LED状态更新两部分，实现了从LED0到LED3的循环亮起效果。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

文章目录

前言
一、流水灯介绍
二、系统设计
- 1.模块框图
- 2.RTL视图
三、源码
四、效果
五、总结
六、参考资料

前言

环境：
1、Quartus18.0
2、vscode
3、板子型号：EP4CE6F17C8
要求：
每隔0.2s循环亮起LED灯

一、流水灯介绍

在这里插入图片描述

从LED0开始亮起到LED3又回到LED0循环往复。

二、系统设计

1.模块框图

在这里插入图片描述

2.RTL视图

在这里插入图片描述

三、源码

module led #(
    parameter MAX_NUM =

最低0.47元/天解锁文章

200万优质内容无限畅学

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

打赏作者

混子王江江 你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20

扫码支付：¥1

获取中

扫码支付

您的余额不足，请更换扫码支付或充值

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。