ZYNQ系列教程 之 AXI BRAM Controler

免责声明：

本文所提供的信息和内容仅供参考。作者对本文内容的准确性、完整性、及时性或适用性不作任何明示或暗示的保证。在任何情况下，作者不对因使用本文内容而导致的任何直接或间接损失承担责任，包括但不限于数据丢失、业务中断或其他经济损失。

读者在使用本文信息时，应自行验证其准确性和适用性，并对其使用结果负责。本文内容不构成专业技术咨询或建议，具体的技术实现和应用应根据实际情况和需要进行详细分析和验证。

本文所涉及的任何商标、版权或其他知识产权均属于其各自的所有者。若本文中引用了第三方的资料或信息，引用仅为学术交流目的，不构成对第三方内容的认可或保证。

若有任何疑问或需进一步信息，请联系本文作者或相关专业人士。

目录

前言

一、系统架构

二、搭建 SOC 系统工程

1.设置 PS GP Master 接口：

2.设置 PL 的时钟

3.复位设置

三、编译并导出平台文件

四、搭建 Vitis-sdk 工程

1.创建 SDK Platform 工程

2.创建 bram_controller_test APP 工程

3.程序解析

五、实例程序

注：

1. 数据宽度

2. 地址映射

六、调试验证

总结

前言

AXI BRAM Controller 通过 AXI4-FULL/LITE 接口与 ZYNQ 互联。本期将介绍该 BRAM Controller IP 核的功能及其在基于 FPGA 的图像处理中的应用。BRAM Controller 用于控制 BRAM 数据缓存，实现 BRAM 和 PL 之间的数据交互。通过 PS 将查找表植入 BRAM，PL 进行读取，从而规避图像处理中复杂的线性/非线性运算。

一、系统架构

DDR + ZYNQ + UART + AXI BRAM Controler + BRAM + PL_BRAM_RD_Controler+ILA

二、搭建 SOC 系统工程

1.设置 PS GP Master 接口：

由于AXI BRAM Controler为AXI-slave接口，需要主机接口控制。

2.设置 PL 的时钟

3.复位设置