半导体器件测试技术:从FinFET到3D堆叠IC
1. 双k间隔层非交叠FinFET的模拟性能分析
在半导体器件领域,双k间隔层非交叠FinFET的设计具有重要意义。这种设计在控制直接源漏隧穿(DSDT)、短沟道效应(SCEs)以及改善模拟品质因数(FOM)方面表现出色。
1.1 短沟道效应改善
短沟道效应的改善关键在于降低输出电导,这使得在所有扩展长度下,本征直流增益提高了超过100%(≥ 6dB)。这一特性对于提高器件的性能至关重要,能够有效提升器件在不同工作条件下的稳定性和可靠性。
1.2 掺杂梯度优化
对于双k间隔层非交叠P - FinFET,即使在超浅结(USJ)形成困难的情况下,掺杂梯度也可以放宽至9nm/dec。这是因为该设计具有出色的短沟道效应和改善的模拟性能,从而放宽了国际半导体技术路线图(ITRS)所预测的USJ形成的严格工艺要求。这一优化不仅降低了制造难度,还提高了生产效率和产品良率。
2. 改进扫描触发器的门控技术在VLSI芯片低功耗测试中的应用
2.1 测试功耗问题
集成电路(IC)在测试模式下的功耗明显高于正常工作模式。在测试过程中,组合电路消耗了相当大比例的测试功率。高功耗不仅影响芯片的良率,还可能因过热导致电迁移等可靠性问题,甚至在极端情况下导致芯片烧毁。
2.2 现有降低测试功耗的技术
- ATPG依赖方法 :Dobholkar提出的方法通过重新排序测试向量,将电路中的转换次数减少了10% - 14%。