- 博客(25)
- 收藏
- 关注
RSS订阅原创 2025年RISC-V中国峰会 主要内容
2025年RISC-V中国峰会于7月16日至19日在上海张江科学会堂举办，聚焦高性能计算、EDA工具链、生态标准化等前沿领域，展现了RISC-V技术从嵌入式向高性能场景的突破性进展。：支持RVA23标准，13级流水线、8-wide乱序执行，SPECint2006达9.5-10/GHz，逼近ARM Cortex-A78性能，瞄准数据中心与边缘AI服务器市场。RISC-V凭借安全性与可靠性，已应用于欧洲卫星计划及中国工业控制场景，瑞典研讨会披露多项太空项目采用RISC-V芯片。
2025-07-25 09:00:52
1269
原创 RTL编程中常用的几种语言对比
以下是RTL（寄存器传输级）编程中常用的几种硬件描述语言（HDL）及其核心差异的对比分析。RTL编程主要用于数字电路设计，通过描述寄存器间的数据传输和逻辑操作实现硬件功能。
2025-07-15 15:11:33
490
原创 通信：LTE UE附着（Attach）流程
阶段主要信令核心功能涉及实体随机接入MSG1~MSG4上行同步、竞争解决、临时资源分配UE, eNBNAS层交互鉴权、NAS安全激活、MME上下文创建默认承载建立分配IP、配置QoS、建立S1-U/GTP隧道RRC重配置激活DRB、传递Attach AcceptUE, eNB连接释放释放RRC连接、UE转入IDLE态eNB, MME关键特性双层安全机制：NAS层（UE-MME）与AS层（UE-eNB）独立加密，保障信令与数据安全。永远在线设计。
2025-07-11 20:10:41
915
原创 5G动态频谱共享（DSS）技术的应用场景
5G动态频谱共享（DSS）技术通过在同一频段内动态分配资源给4G LTE和5G NR用户，解决了频谱资源紧张和网络平滑演进的难题。
2025-07-04 20:14:46
402
原创 CPRI LOS/LOF
CPRI (Common Public Radio Interface) LOS (Loss of Signal) and LOF (Loss of Frame) alarms are crucial for maintaining the integrity of the fronthaul link between a Radio Equipment Control (REC) and a Radio Equipment (RE) in mobile networks. LOS indicates a
2025-07-02 15:54:11
753
原创 跨时钟域同步
由于不同时钟域的寄存器可能在不同的时间点对数据进行采样，如果直接传输，可能会导致接收端采样到的数据是亚稳态的，从而引起错误。跨时钟域同步是指在数字电路设计中，当数据需要在不同时钟域之间进行传输时，如何确保数据的正确性和可靠性。因此，需要采取相应的同步机制来处理跨时钟域的数据传输。不同时钟域之间的数据传输，如果没有经过适当的同步处理，接收端可能无法在时钟沿到来之前稳定地采样到有效数据，从而进入亚稳态。它通过使用不同的读写指针和标志位来管理数据在不同时钟域中的读写，从而实现跨时钟域的数据传输。
2025-07-02 13:51:19
461
原创 Perforce 可视化客户端（p4v）“workspace does not exist” 问题
近期使用P4V管理代码，在运行P4V客户端连接服务器时，客户端无法运行，提示“workspace xx_xx_xx does not exist”错误。发现是本地相应的workspace被不小心删除了，客户端找不到本地目录，导致不能运行，感觉好low。该命令会打开默认编辑器，可以看到一个.tmp文件，编辑 workspace 配置。保存并退出编辑器后，workspace 即被创建。再运行P4V即可，正常使用。
2025-06-30 10:04:28
185
原创 5G通信中的ZC（Zadoff-Chu）序列
ZC（Zadoff-Chu）序列是一种恒包络零自相关（CAZAC）序列，具有优异的自相关和互相关特性。在5G系统中，ZC序列被广泛应用于同步、参考信号和随机接入等关键环节。
2025-06-12 15:16:14
405
原创 嵌入式组件：CPIO DMA UART SPI I2C PLIC SRAM PM CTRL ROM Timer JTAG
I2C 是一种多主设备、多从设备的串行通信总线，用于连接低速到中等速度的设备。CTRL 通常指的是控制逻辑或控制单元，它负责协调和管理系统中各个部分的工作，确保系统按照预期运行。这些组件和接口在嵌入式系统中发挥着各自的重要作用，它们共同协作以实现系统的各种功能和性能要求。Timer 是用于产生定时中断的硬件设备，常用于实现系统的定时任务，如定时唤醒、定时检查等。在嵌入式系统设计中，各种接口和组件起着至关重要的作用。SPI 是一种高速的全双工通信总线，常用于连接微控制器和各种外设，如传感器、存储设备等。
2025-06-06 20:05:48
230
原创 如果没有预取机制，CPU有什么影响
预取可以从 RAM 进行，用于数据访问和指令访问。例如，如果磁盘控制器猜测需要预取整个磁道或柱面，它可能会预取整个磁道或柱面。Alpha 微处理器能够提前读取内存中的数据，并在需要时或之前将其加载到 CPU 寄存器中。我记得当时 CPU 的运行频率是 200MHz，而内存的时钟频率是 66MHz，因此通过预取，每次操作节省几微秒的时间听起来可能不多，但是，当你在编码一部时长两小时的电影时，每秒需要移动数千个像素 30 次时，所以，如果你禁用预取，你的 CPU 等待数据的时间就会更长，从而导致执行周期更长。
2025-06-06 19:46:23
424
原创 python怎么修改pip默认install路径
以前更改虚拟环境pip安装路径都是在site.py中直接更改userbase和usersite变量，但是最近发现py3.11后这种不生效了，使用python -m site -help提示 frozen [--user-base] [--user-site]，无论怎么更改site.py的内容，都不会影响python -m site的输出。希望显示 C:\Python313\Lib\site.py [--user-base] [--user-site]查看了环境变量，并没有什么设置。想要查看一下配置文件，
2025-06-03 13:20:08
729
原创 计算机系统中Core与Kernel的区别
Core（核心）：处理器中的物理计算单元，每个core可独立执行指令流。多核处理器包含多个并行计算单元。Kernel（内核）：操作系统的核心程序，负责硬件资源管理和任务调度，提供系统调用接口。Core是硅晶片上的物理电路，Kernel是内存中运行的代码。Kernel决定哪些Core执行哪些任务。应用程序通常只感知Kernel提供的抽象资源，不直接操作Core。
2025-06-03 13:07:23
478
原创 MobaXterm 14个 session 限制如何破
4. 运行命令后，会生成一个 Custom.mxtpro 文件，将该文件复制到 mobaxterm 的安装根目录即可。5. 重新启动MobaXterm，您将发现会话数量限制已经解除。1. 本地环境已经安装了Python 3。填写您安装的MobaXterm版本。
2025-05-20 17:00:39
482
原创 pip install ConnectTimeoutError
C:\Users\你的用户名\下面创建一个pip文件夹，和一个pip.ini文件。proxy = IP:port (如果你的公司需要代理的话，这里也配置一下)pip 安装软件包遇到ConnectTimeoutError时，在文件中写入下面几行配置信息即可。
2025-05-19 14:34:11
254
原创 主流CPU芯片中采用的预测机制
根据公开技术文档、性能逆向工程及架构分析报告，各厂商主流CPU芯片中采用的主要预测机制大致如下表所示。：提前加载可能访问的数据到缓存中，典型方法包括BOP\SMS\CDP\CMC等。
2025-05-15 15:24:20
253
原创 硬件预取的几个问题 1
1. 硬件预取的定义和目标是什么？2. 硬件预取与软件预取的核心区别？3. 预取算法的主要分类？4. 顺序预取（Sequential Prefetching）如何工作？5. 步长预取（Stride Prefetching）的局限性？6. 标记预取（Tagged Prefetching）如何避免缓存污染？7. 基于机器学习的预取技术有哪些代表性工作？8. 为何全局历史缓冲区（GHB）能提升预取精度？9. 多核系统中预取如何避免资源竞争？10. 硬件预取的能耗如何优化？11. 商业CPU中预取技术的实现案例？1
2025-04-25 20:31:15
799
原创 Python文件调用关系图
通过上述步骤，应该能够生成并查看项目的Python文件调用关系图。记得在运行这些命令时，你的工作目录是项目的根目录，或者你需要提供正确的路径到你的Python文件。要生成Python文件的调用关系图，你可以使用一些工具和库，比如。文件，该文件包含了所有Python文件的依赖信息。工具来可视化依赖关系。首先确保你已经安装了。的图片文件，你可以用任何图片查看器打开它。在项目的根目录下运行以下命令，生成一个。，它可以生成调用图和其他类型的图表。运行上述命令后，会生成一个名为。
2025-04-24 14:45:11
387
原创 Cache预取机制设计要考虑的问题
CPU预取机制在设计时面临着数据预测准确性、缓存资源管理和硬件实现成本与性能平衡等多方面的挑战，需要针对不同的应用场景进行细致的优化和调整。在设计时，我们通常会考虑下面的内容。
2025-03-12 18:00:36
319
原创 流水线空泡
理解流水线空泡的概念和产生原因对于优化计算机系统的性能至关重要。通过采取有效的减少措施，可以降低流水线空泡的发生率，提高流水线的整体性能和效率。
2025-03-11 20:17:51
451
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人