【重拾FPGA】大三下有感

一名即将毕业的大学生决定放弃建筑电气设计,专注于硬件设计及FPGA开发,分享了自己从接触Verilog编程到搁置FPGA再到决定重新投入的经历,表达了对FPGA并行执行特性的热爱,以及对良好代码风格的追求。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

我的学习历程,可以说是花心大萝卜,什么都想学,什么都只学了一点就不学了。

转眼大三下了,即将面临工作或者考研,看了看本校本专业前几年的考研数据,可谓是惨不忍睹。。。考研劝退。

那就专心准备就业吧。

就业方向呢,钟情于建筑电气设计或者硬件设计、FPGA开发。建筑电气感觉挺有意思的,但是需要补习太多知识了,感觉浪费了我这三年来写代码、画板子。那就做硬件吧。

FPGA我一年前学数电的时候便开始接触,自学Verilog编程,因为有C语言基础,所以也学的挺快的,而且自己也被Verilog那种硬件思维,并行执行所吸引,也跟着小梅哥学,养成了一种良好的代码风格。然后自己把数电书上的一些小系统用Verilog写了一下,跑跑仿真,然后便没有更多的机会使用FPGA了。于是便搁置了一年FPGA,跑去学PCB设计了。

2019电赛要来了,因为我准备做信号类题目,以及准备从事FPGA行业,于是便决心重试FPGA,一条路走到黑,不再三心二意,东一下西一下,到头来啥也没学会。

特开此系列博客,记录我的重试FPGA之路。

2019.4.13

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值