- 博客(49)
- 资源 (2)
- 收藏
- 关注
RSS订阅
原创 PCIe-403 VU13P加速卡/算法验证板/信号处理板
PCIe-403是基于VU13P FPGA的PCIe板卡，支持PCie3.0x16和PCIe4.0x8，可以作为计算加速、算法验证、信号处理、宽带网络收发等应用场景
2024-12-28 13:35:34
335
原创 国产HMC7044调试记录
摘要：FMC-705是一款国产4通道并行采集设备，采用HMC7044国产化芯片，采样率1Gsps/14bit。初步测试显示960Msps采集800MHz信号时存在杂散问题。文档详细记录了芯片配置过程，包括三种参考输入模式（内参考10M晶振、外参考10-50M信号源、FPGA接入）、100M晶振环路设计及多路时钟输出配置。针对PLL1/PLL2锁定失败、寄存器配置错误等问题，提供了具体排查步骤和解决方法，如检查输入路径、验证预分频计算、核对寄存器值等。调试中发现VCXO预分频必须严格满足手
2025-07-20 13:34:26
716
原创 XILINX JESD204B/C IP的AXI配置
本文介绍了JESD204B/C接口在高速ADC/DAC应用中的配置要点。该接口支持312.5Mb/s至12.5Gb/s的线速范围，核心时钟频率为线速的1/40。文章详细阐述了时钟体系结构，包括设备时钟、字节时钟、参考时钟等关键时钟信号的关系，并提出了通过AXI总线配置寄存器实现SYSREF握手模式、测试模式等功能的方案。同时介绍了多通道配置方法，以及Subclass 1模式下使用SYSREF接口实现确定性延迟的技术要点。该方案已在优数科技的FMC系列产品中得到实际应用。
2025-07-20 13:17:54
729
原创 飞腾D2000的BIOS编译
VPX-404信号处理板采用飞腾D2000+X100+JFM7V690T+FMC国产化架构，集成信号采集、实时处理、主控及存储功能。其配置流程包括：解压固件包并赋予执行权限，通过脚本打包生成Bios固件；可配置CPU/MCU主频、核心数及过温保护（90℃降频至1GHz，70℃恢复）；支持PCIE速率/拆分模式调试（均衡值0-9）；主板类型需选择S3FLAG配置（CPLD/EC/X100电源管理）。该设计实现了板载电源管理、健康监控及远程控制功能。
2025-07-20 13:04:48
174
原创 VPX-404飞腾D2000编译BIOS可能遇到的问题及解决办法
摘要：解决buildD2000.sh执行过程中的三个常见问题：1) Python命令缺失问题，通过建立Python3到Python的软链接解决；2) iasl命令缺失需安装acpica-unix工具包；3) pack_config.h路径错误需修改image_fix_d2000中的config.h文件。这些问题涉及环境配置和依赖安装，通过建立软链接、安装缺失工具包和修改配置文件即可解决。（99字）
2025-07-20 12:57:05
121
原创 LAN-401 linux操作系统的移植
本文详细介绍了基于Vivado 2018.3和Petalinux的ZYNQ开发板系统移植流程。主要步骤包括：设置Petalinux环境变量、创建工程、导入hdf硬件描述文件、配置内核及根文件系统、编译生成启动镜像等。重点说明了如何通过petalinux-config命令进行工程配置，以及使用petalinux-package生成包含FSBL、bitstream和U-Boot的BOOT.BIN文件。最后还介绍了通过JTAG将程序固化到QSPI Flash的方法。整个过程涵盖了从环境搭建到系统部署的完整移植方案
2025-07-13 22:35:40
761
原创 LAN-405 ZYNQ FPGA主控板与国外类似产品比较
LAN-405最多支持2通道16bit@125Msps的短波采集（或2通道14bit@250M超短波采集）、2通道16bit@1200Msps回放，FPGA为ZYNQ-7Z020，对外支持千兆网、12路GPIO、2路RS422、4路RS232接口。模块为100%国产化设计（同时也兼容进口器件）
2025-07-01 11:52:41
97
原创 LAN-405 ZYNQ FPGA主控板/采集回放模块
UD LAN-405全国产化信号处理模块最多支持2通道16bit@125Msps的短波采集（或2通道14bit@250M超短波采集）、2通道16bit@1200Msps回放，FPGA为ZYNQ-7Z020，对外支持千兆网、12路GPIO、2路RS422、4路RS232接口。模块为100%国产化设计（同时也兼容进口器件）
2025-06-20 17:38:21
534
原创 在QT中，利用charts库绘制FFT图形
本文介绍了Qt Charts库在FFT频谱显示中的关键应用。主要内容包括：1.在.pro工程中添加Charts库的方法；2.核心绘图类的使用：QChart(添加数据序列、设置标题和坐标轴)、QValueAxis(设置坐标轴范围和格式)、QChartView(控制渲染效果和交互功能)；3.通过QVector<QPointF>高效处理频谱数据点；4.系统可实现上位机与VPX-404信号处理模块的网络互联，进行FFT频谱显示。文章详细说明了各关键类的函数使用方法和参数设置技巧。
2025-05-31 22:41:10
716
原创 飞腾D2000与FPGA结合的主板
UDVPX-404是一款国产化率达100%的6UVPX架构信号处理模块，集成高速ADC/光纤信号采集、FPGA实时处理、CPU主控及SSD存储功能。模块采用飞腾CPU、复旦微FPGA，支持4.8GB/s读写带宽，存储容量最高32TB（国产版），提供标准文件管理和FTP/网盘访问。单主控板+存储板即可搭建平台，支持麒麟V10和Ubuntu18.04系统，兼容690T VPX信号处理板应用，便于用户二次开发。
2025-05-31 22:06:58
520
原创 USB转JTAG、USB转I2C、USB转SPI、USB转RS121/RS422/RS485芯片调试笔记
本文介绍了PCIe403板卡的测试环境配置与问题解决方法。测试环境使用Xilinx xcvu13p主控芯片，配备Vivado2018.3和VSCode开发工具。硬件采用VU13P+ZYNQ+FMC架构，支持PCIe3.0/4.0、千兆/万兆以太网，板载4组8G DDR4存储器。详细记录了驱动安装步骤及FT232芯片识别问题（包括虚焊检测和EEPROM擦除操作），最终完成测试验证。文章重点突出了硬件配置细节和典型故障排查过程。
2025-05-25 07:03:48
414
原创 DDR4读写压力测试
PCIE403板卡搭载了4片DDR4,使用的是国产芯片CXDQ3BFAM-WG，对标镁光的芯片是MT40A512M16HA-075E，最大数据速率为2666Mbps。从上图我们可以看到，开发板板载的这款 DDR4 芯片的行地址是 16bit 位宽，列地址是 10bit 位宽，而整个存储区域分为两个 BANK 组，每个 BANK 组又由 4 个子 BANK 组成，所以整片 DDR4 的容量就是2^16*2^10*8*16bit=512M*16bit。
2025-05-25 06:48:09
1480
原创 AD9268、AD9643调试过程中遇到的问题
LAN-402的主要特点是支持4通道A/D（可以分别用于短波、超短波和雷达），对外支持16路双向差分RS422接口（可用作波控），也有千兆网和PCIe2.0x8接口，fpga可以完成信号处理任务。AD9268对外的接口支持LVDS接口、CMOS接口两种模式，通过SPI可以配置芯片使用哪种接口、是否开启测试模式等等。在使用FPGA内部测试模式，输出一个累加数据，发现ADC芯片通道1的bit15，13，12一直没有数据，通道2正确。将DDR采样时 差分终结设置为TRUE，设置为高性能表现模式。
2025-05-24 18:01:44
1250
1
原创 基于ZYNQ的LWIP网络TCP/IP调试
本文介绍了基于LWIP协议栈的嵌入式网络通信实现方案。LWIP是一种轻量级TCP/IP协议栈，仅需十几KB内存即可运行，适合低端嵌入式系统。硬件平台采用PCIe-403信号处理板，通过ZYNQ处理器运行LWIP协议栈，搭配YT8531SH千兆以太网PHY芯片。文章详细说明了硬件配置步骤，包括ZYNQ核构建、网口选择等关键设置，并提供了网络初始化代码示例，涵盖静态IP/DHCP配置以及重要函数解释。最后描述了通过回环测试验证网络通信功能的方法，使用网络助手工具可实现板卡与PC之间的数据收发测试。
2025-05-24 17:38:43
1446
原创 QSFP+、QSFP28、QSFP-DD接口分别实现40G、100G、200G/400G以太网接口
QSFP-DD光笼子插入QSFP、QSFP28的兼容性测试
2025-05-10 14:03:33
887
原创 全国产V7-690T核心板/算法验证板/FPGA开发板
UD SOM-404全国产化信号处理模块既可以作为核心板使用，也可以单独使用。FPGA对外有80组GTY通过两个FMC连接器全部引出，多个模块可以级联使用，扩展信号处理能力。FMC连接器也满足标准规范，可以插入标准的FMC或FMC+子板。模块为100%国产化设计（同时也兼容进口器件），全部器件选择工业级和以上质量等级元器件，模块尺寸为143.5mm×74mm。
2025-04-09 09:44:46
748
原创 关于JESD204B 接口的调试
a、FPGA的GTX参考时钟 频率一般为 lane速率的1/40（lane速率计算：2400M*16bit*1.25/4lane=12Gbps， 则gtx参考时钟一般为12Gbps/40=300MHz），电平为CML或LVPECL。时钟芯片输出的AD9689芯片的时钟（假设为2400MHz），一般为CML电平或LVPECL电平，输出幅度为800MV或以上。b、golobe时钟是JESD204B IP用的时钟，为了方便，一般设置同GTX参考时钟相同的频率；根据xilinx的ip向导，设置正确的时钟频率即可；
2025-03-22 17:23:22
716
原创 FMC-708 双通道3G/14bit采集+双通道12G/14bit回放
UD FMC-708 双通道接收+双通道发射FMC模块满足VITA57.1单宽、导冷规范，按照全国产化设计。模块ADC支持进口AD9689-2000、AD9689-2600、AD6688、AD9208或国产GMS018采集芯片，DAC支持国产CX6242Q回放芯片，输入采用交流耦合方式。FMC子卡还支持外参考/外时钟、外触发接口，具有板载温度监控等功能
2025-03-10 15:07:34
476
原创 FMC-707 双通道250Msps采集和双通道12.6Gsps回放
UD FMC-707双通道接收+双通道发射FMC模块满足VITA57.1单宽、导冷规范。模块ADC支持进口AD9467-250或国产采集芯片，DAC支持AD9171/AD9172/AD9173/AD9174/ AD9175/AD9176回放芯片，输入和输出均为交流耦合方式。
2024-11-19 14:34:35
331
原创 FMC子卡：四通道1.25G/14bit采集（UD FMC-705）
UD FMC-705 支持四通道1250M/14bit中频采集，FMC模块满足VITA57.1/FMC57.4单宽、导冷规范。ADC支持国产GM4680、B9680、GMS032、GAD14D1GPE、B9680、CS9680、XA14D02QFIZ、MKL1000N或进口AD6674-500、AD6674-750、AD6674-1000、AD9695-625、AD9695-1300、AD9680-500、AD9680-820、AD9680-1000、AD9680-1250采集芯片，输入为交流耦合方式。
2024-10-17 17:12:56
436
原创 基于JESD204B的4路16bit 250M ADC+4路16bit 2.8G DAC FMC子卡
该子卡满足VITA57.1单宽、导冷规范，可用于多通道的采集回放。ADC支持国产CL3669或进口ADS42LB69采集芯片，DAC支持国产GM9154或进口AD9144、AD9154芯片，输入和输出均为交流耦合方式。FMC子卡还支持外参考/外时钟、外触发接口，具有板载温度监控等功能。模块采用高质量的时钟和电源，具有优异的性能指标。获取板载温度测试程序。
2024-09-28 16:07:48
527
原创 FMC-706 4通道250M/16bit采集+4通道2.8G/16bit回放
UD FMC706 4通道250M/16bit 采集+4通道2800M/16bit回放FMC模块满足VITA57.1单宽、导冷规范。模块可用于多通道的采集回放，降低系统成本。ADC支持国产CL3669或进口ADS42LB69采集芯片，DAC支持国产GM9154或进口AD9144、AD9154芯片，输入和输出均为交流耦合方式。应用行业：1）短波监测、超短波测向；2）通信、卫星等信号中频采集、存储
2024-09-23 17:47:32
402
原创 FMC-704 双通道3G/14bit采集+双通道12.6G/16bit回放
通道和B-scan：DC耦合，阻抗50Ω，电平–3V~+3V, 触发门限可编程范围-1.5V~+1.5V，触发脉冲宽度最小2ns。通道：DC耦合，阻抗50Ω，默认2.5Vpp量程档，偏移与OCT通道一致动态可调或固定配置，模拟低通滤波器DC~900MHz。通道：DC耦合，阻抗50Ω，默认2.5Vpp量程档，可调偏移范围±1.25V，模拟低通滤波器DC~900MHz。外触发（与外参考/外时钟连接器共用）：+3.3V或+5V TTL，阻抗10kΩ。外参考/外时钟：AC耦合，0dBm~6dBm。
2024-03-31 21:39:01
582
原创 AD9208/AD9689/AD6688采集和AD9172/AD9174/AD9176回放FMC
ADC支持：AD9689-2000、AD9689-2600、AD6688、AD9208DAC支持：AD9171、AD9172、 AD9173、AD9174、AD9175、AD9176
2023-07-27 17:23:22
1974
1
原创 全国产化 PCIe2.0×8千兆网 信号处理卡
UD PCIe-402全国产化信号处理模块为标准PCIe全高半长的结构，对外支持PCIe2.0×8通信，也可以采用千兆以太网接口进行通信，模块为100%国产化设计。FPGA芯片选用国产芯片，DDR3的存储容量可选配2GByte或4GByte。板载有1个FMC-HPC全互联的接口，可以适配大多数ADC/DAC FMC子卡。
2023-05-07 20:47:37
911
原创 AD9680采集和AD9172/AD9174/AD9176回放FMC模块
模块ADC支持国产GM4680、B9680或进口AD9680采集芯片，DAC支持AD9171/AD9172/ AD9173/AD9174/ AD9175/AD9176回放芯片，输入/输出均支持直流或交流耦合方式。FMC子卡还支持外参考/外时钟、外触发接口，具有板载温度监控等功能。外触发（与外参考/外时钟连接器共用）：+3.3V或+5V TTL，阻抗10kΩ。满量程输入功率：+10dBm~+12.7dBm（不同器件和配置参数不同）外参考/外时钟：AC耦合，0dBm~6dBm。
2023-05-07 20:32:13
1975
原创 全国产化PCIe3.0×8/千兆/万兆信号处理卡
UD PCIe-404全国产化信号处理模块为标准PCIe全高的结构，对外支持PCIe3.0×8通信，也可以采用千兆以太网（RJ45连接器）、万兆以太网（或RapidIO、Aurora，QSFP+连接器）接口进行通信，支持多板级联，模块为100%国产化设计（同时也兼容进口器件）。FPGA芯片可选用国产芯片，两组DDR3的存储容量分别可配置为2~4GByte。板载有1个FMC+(兼容FMC子板)全互联的接口，满足VITA57.1和VITA57.4规范。
2023-05-07 20:09:53
7792
1
原创 PCIe-404全国产信号处理模块V7
UD PCIe-404全国产化信号处理模块为标准PCIe全高的结构，对外支持PCIe3.0×8通信，也可以采用千兆以太网（RJ45连接器）、万兆以太网（或RapidIO、Aurora，QSFP+连接器）接口进行通信，支持多板级联，模块为100%国产化设计（同时也兼容进口器件）。FPGA芯片可选上海复旦微或深圳国微公司的V7-690T，两组DDR3的存储容量分别可配置为2~4GByte。板载有1个FMC+(兼容FMC子板)全互联的接口，满足VITA57.1和VITA57.4规范，可以适配大多数ADC/DAC
2023-05-03 23:21:33
364
原创 PCIe-404全国产信号处理模块V7
UD PCIe-404全国产化信号处理模块为标准PCIe全高的结构，对外支持PCIe3.0×8通信，也可以采用千兆以太网（RJ45连接器）、万兆以太网（或RapidIO、Aurora，QSFP+连接器）接口进行通信，支持多板级联，模块为100%国产化设计（同时也兼容进口器件）。FPGA芯片可选上海复旦微或深圳国微公司的V7-690T，两组DDR3的存储容量分别可配置为2~4GByte。板载有1个FMC+(兼容FMC子板)全互联的接口，满足VITA57.1和VITA57.4规范，可以适配大多数ADC/DAC
2023-04-16 20:41:21
561
本文对LMX2594芯片工作原理、控制时序、寄存器配置、GUI操作，读写控制进行介绍，方便开发人员理解datasheet
2025-07-13
本文对国产AD9268芯片工作原理、控制时序、寄存器配置、GUI操作，读写控制进行介绍，方便开发人员理解datasheet
2025-07-13
本文对AD9176芯片工作原理、控制时序、寄存器配置、GUI操作，读写控制进行介绍，方便开发人员理解datasheet
2025-07-13
本文对国产HMC7044芯片工作原理、控制时序、寄存器配置、GUI操作，读写控制进行介绍，方便开发人员理解datasheet
2025-07-13
基于千兆网信号处理模块
2017-05-11
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人