vyvyvyvtfr的博客

这里对使能信号进行打拍，符合题目要求。MUX同步就是对使能信号进行打拍。为什么要打两拍呢，是为了消除亚稳态。为什么在A时钟域还要打一拍呢，这个不是必须的，可以不打这一拍。根据题目描述，数据data_in的变化频率较低，且相邻两个数据变化的时间间隔至少为10个B时钟周期。这一条件非常关键，主要用于确保在进行数据传输时，不会因为数据变化频繁而导致时序问题。

指的就是要想寄存器能够如期地工作，在有效的时钟边沿信号到来之前，D端口上的数据至少需要持续保持稳定不变的时间，也就是寄存器能够正常工作所允许的最小 tsut_{su}tsu。注意，建立时间要求也可能为零甚至负数，它跟寄存器的类型和具体实现结构有关。建立时间余量 = $t_{su} $- 建立时间要求。如果建立时间余量大于或等于0，则表示寄存器能够正常工作；否则，表示寄存器无法实现预期功能。

芯片功耗 = 芯片运行时所消耗的电能功耗越大，发热越高，电池寿命越短，也影响芯片性能和可靠性。动态功耗芯片在“运转”“切换”“工作”时产生的功耗静态功耗芯片“啥也不干”时也在偷偷流失的功耗。

在芯片设计时，以便后期能有效测试芯片有没有坏。芯片一旦制造出来，你不能打开看内部电路对不对，只能从外部“输入→输出”测试。但芯片内部很复杂，很多逻辑你根本测不到，所以我们提前设计“可测性结构”。

SHA-1（安全哈希算法1） 是一种常见的加密哈希函数，可以把任意长度的输入数据转换成固定长度的输出（160 位 = 20 字节），这个输出叫做哈希值或摘要（digest）。它常用于：但由于它存在安全漏洞（已被证明可被攻击），现代加密系统已经推荐使用 SHA-256 或 SHA-3 替代。本程序模拟 SHA-1 哈希算法的主要计算过程，对长度不超过 55 字节的输入字符串进行加密计算，并输出结果到屏幕和文件。SHA-1 的核心目标SHA-1 的运算流程（5个阶段）目的：让消息长度变成 512 的倍数，并记录

亚稳态：触发器无法在某个规定时间段内达到一个可确认的状态。亚稳态会带来功能的错误亚稳态时既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。触发器输岀一些中间级电平，或者可能处于振荡状态。这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。

存储器主要分为只读存储器 ROM 和随机存取存储器 RAM两大类。ROM：只读存储器 ROM 所存数据，一般是装入整机前事先写好的,整机工作过程中只能读出，ROM所存数据稳定，断电后所存数据也不会改变。RAM：随机存取存储器RAM 是与 CPU 直接交换数据的内部存储器，它可以随时读写，速度快，通常作为操作系统或其他正在运行中的程序的临时数据存储媒介，当电源关闭时 RAM 不能保留数据。

Vdd的80％及以上，定义为数字电路的“1”Vdd的20％及以下，定义为数字电路的“0”不同的器件，高低电平的百分比可能不同transition（信号爬升时间）：同一个信号从0到1或者从1到0的时间delay（信号传输延时）：一个cell的输入变化（50%VDD）到输出变化（50%VDD）的时间。

当A=1时，上面PMOS为OFF，下面NMOS为ON，Y接到地，为0当A=0时，上面PMOS为ON，下面NMOS为OFF，Y接到VDD，为1。

例如：set aaa yyx\ space #aaa=“yyx space"“”的用法：“”内的字符，仅对$,[],\替换作识别，把其他的关键值当成普通字符。使用”\“，告诉tcl比解释器：“\”后面的一个字符是普通字符，没有特殊含义。现在，y=“10+100”，工具会认为y是一个字符串，“110”使用“$"作用于一个已经定义的变量之前，表示替换为该变量的值。list 是一个包含多个元素的结构，类似C中的数组。TCL中的数组需要定义：数组名，数组元素名。{}的用法：{}内的所有字符全是普通字符。

介绍总结了流水线设计的思想及优缺点。流水线是什么？为什么要用流水线？用了有什么缺点和优点？

简要介绍学习数字IC设计和FPGA时需要掌握的相关微机原理知识。后续随着学习的深入再逐步扩充吧。