计算机系统基础知识（一）

Johnny_Cheung

已于 2025-04-17 21:47:17 修改

阅读量1.3k

点赞数 19

CC 4.0 BY-SA版权

分类专栏：软件设计师文章标签：设计语言

于 2025-04-15 08:00:00 首次发布

本文链接：https://blog.csdn.net/weixin_37519463/article/details/146703575

软件设计师专栏收录该内容

3 篇文章

订阅专栏

本系列文章为观看b站视频以及b站up主@zst_2001系列视频所做的笔记，感谢相关博主的分享。如有侵权，立即删除。
视频链接：视频链接（注：文章中有关图片、以及网友的相关评论与总结等内容未标明出处均出自该视频，感谢大家的分享！）
b站up主页：b站up

计算机系统硬件基本组成

计算机的主机中包含两大部件：CPU和内存（主存储器）。而对于声卡、显卡、鼠标键盘这些都是属于外设的。

计算器的基本硬件系统由运算器、控制器、存储器、输入设备、输出设备的5大部件组成。

中央处理单元

中央处理单元（CPU)是计算机系统的核心部件，它负责获取程序指令、对指令进行译码并加以执行。

1.CPU的功能

程序控制（控制器）
操作控制（控制器）
时间控制（控制器）
数据处理（运算器）

运算器（真题）

在CPU中，常用来为ALU执行算术逻辑运算提供数据并暂存运算结果的寄存器是（1）。（2014年上半年）

（1） A. 程序计数器 B. 状态寄存器

C. 通用寄存器 D. 累加寄存器

属于CPU中算术逻辑单元的部件是（3）。（2014年下半年）

（3） A. 程序计数器 B. 加法器 C. 指令寄存器 D. 指令译码器

CPU执行算术运算或者逻辑运算时，常将源操作数和结果暂存在（1）中。（2017年上半年）

（1） A. 程序计数器（PC） B. 累加器（AC）

C. 指令寄存器（IR） D. 地址寄存器（AR）

控制器（真题）

以下关于CPU的叙述中，错误的是（1）。（2009年下半年）

（1） A. CPU产生每条指令的操作信号并将操作信号送往相应的部件进行控制

B. 程序计数器PC除了存放指令地址，也可以临时存储算术/逻辑运算结果

C. CPU中的控制器决定计算机运行过程的自动化

D. 指令译码器是CPU控制器中的部件

计算机指令一般包括操作码和地址码两部分，为分析执行一条指令，其（5）。（2010年上半年）

（5） A. 操作码应存入指令寄存器（IR），地址码应存入程序计数器（PC）

B. 操作码应存入程序计数器（PC），地址码应存入指令寄存器（IR）

C. 操作码和地址码都应存入指令寄存器（IR）

D. 操作码和地址码都应存入程序计数器（PC）

在CPU的寄存器中，（5）对用户是完全透明的。（2011年下半年）

（5） A. 程序计数器 B. 指令寄存器

C. 状态寄存器 D. 通用寄存器

CPU中译码器的主要作用是进行（6）。（2011年下半年）

（6） A. 地址译码 B. 指令译码

C. 数据译码 D. 选择多路数据至ALU

在CPU中，（1）不仅要保证指令的正确执行，还要能够处理异常事件。（2012年下半年）

（1） A. 运算器 B. 控制器

C. 寄存器组 D. 内部总线

计算机执行指令的过程中，需要由（1）产生每条指令的操作信号并将信号送往相应的部件进行处理，以完成指定的操作。（2019年上半年）

（1） A. CPU的控制器 B. CPU的运算器

C. DMA控制器 D. Cache控制器

2.CPU的组成

CPU主要由运算器、控制器、寄存器组和内部总线等部件组成。

多核CPU可以满足用户同时进行多任务处理的要求;
单核多线程CPU是交替地转换执行多个任务,只不过交替转换的时间很短,用户一般感觉不出来;
单核多线程和多核相比,多核的速度更快;

1)运算器

运算器由算术逻辑单元、累加寄存器、数据缓冲寄存器和状态条件寄存器等组成。

运算器：运算器只能完成运算。

算术逻辑单元（ALU）:负责处理数据，实现对数据的算数运算和逻辑运算；
累加寄存器（AC）：运算器的算数逻辑单元执行算数或逻辑运算时，为ALU提供一个工作区，运算的结果存储在AC中；
数据缓冲寄存器（DR）：作为CPU和内存、外部设备之间的中转站；
状态条件寄存器（PSW）：保存各种条形码内容；

控制器：控制器用于控制整个 CPU 的工作，它决定了计算机运行过程的自动化。它不仅要保证程序的正确执行，而且要能够处理异常事件。

指令寄存器（IR）：当CPU执行指令时，先把它从内存存储器取到缓冲寄存器中，在送入IR暂存。对用户完全透明
程序计数器（指令计数器）（PC）：跟踪指令的地址。PC在顺序执行的时候加1，在转移执行的时候加上一个位移量
地址寄存器（AR）：保存当前CPU所访问的内存单元的地址
指令译码器（ID）：指令包含操作码和地址码。对指令中的操作码进行分析解释

程序计数器PC（真题）

为实现程序指令的顺序执行，CPU （1）中的值将自动加1。（2010年上半年）

（1） A. 指令寄存器（IR） B. 程序计数器（PC）

C. 地址寄存器（AR） D. 指令译码器（ID）

在CPU中用于跟踪指令地址的寄存器是（1）。（2011年上半年）

（1） A. 地址寄存器（MAR） B. 数据寄存器（MDR）

C. 程序计数器（PC） D. 指令寄存器（IR）

计算机在一个指令周期的过程中，为从内存读取指令操作码，首先要将（2）的内容送到地址总线上。（2016年下半年）

（2） A. 指令寄存器（IR） B. 通用寄存器（GR）

C. 程序计数器（PC） D. 状态寄存器（PSW）

CPU在执行指令的过程中，会自动修改（1）的内容，以便使其保持的总是将要执行的下一条指令的地址。（2018年下半年）

（1） A. 指令寄存器 B. 程序计数器

C. 地址寄存器 D. 指令译码器

计算机中提供指令地址的程序计数器PC在（2）中。（2020年下半年）

（2） A. 控制器 B. 运算器

C. 存储器 D. I/O设备

答案：A，考察控制器概念，程序计数器属于控制器，故选A。

在CPU中，用（1）给出将要执行的下一条指令在内存中的地址。（2021年上半年）

（1） A. 程序计数器 B. 指令寄存器

C. 主存地址寄存器 D. 状态条件寄存器

答案：A，考察程序计数器（PC）概念，程序计数器（PC）中保持的总是将要执行的下一条指令的地址，故选A。

补充：指令 == 操作码 + 地址码

3.数据表示

按权展开求和　n进制 -> 十进制　　每一位八进制数与三位二进制数对应

除n取余法　十进制 -> n进制　　每一位十六进制数与四位二进制数对应

计算机的基本单位

位（比特）bit b　字节byte B 千字节 KB 兆字节 MB 吉字节 GB 太字节 TB

1 B = 8 b 1 KB = 1024 B 1 MB = 1024 KB 1 GB = 1024 MB 1 TB = 1024 GB

位（比特）最小数据单位	bit、b	8b=1B
字节最小存储单位	byte、B	1B = 8b
千字节	KB	1KB = 1024B
兆字节	MB	1MB = 1024KB
吉字节	GB	1GB = 1024MB
太字节	TB	1TB = 1024GB

数据表示

进制	英文简写
二进制	B
八进制	O
十进制	D
十六进制	H

按权展开求和：n进制 ————> 十进制　　每一位八进制数与三位二进制数对应
除n取余法：十进制 ————> n进制　　每一位十六进制数与四位二进制数对应
进制加减法：加法：逢n进制进一减法：借一当n
原码：总共有n位。最高位是符号位，0表示正号，1表示负号。其余n - 1为位表示数值的绝对值。
反码：正数的反码与原码相同，负数的反码则是其绝对值按位求反。
补码：正数的补码与其原码和反码相同，负数的补码则是等于其反码的末位加1。补码可以简化计算机运算部件的设计。
移码：在补码的基础上取反符号位。

	数值1	数值-1	1-1
原码	0000 0001	1000 0001	1000 0010
反码	0000 0001	1111 1110	1111 1111
补码	0000 0001	1111 1111	0000 0000
移码	1000 0001	0111 1111	1000 0000

补充
- 正数的原码补码和反码都相同
- 补码再取补码等于原码
- ±0的补码、移码相同
数据表示: 机器数对应的实际数值称为数的真值;
(1)正数的反码与原码相同,负数的反码是其绝对值按位取反。
(2)正数的补码与原码相同,负数的补码是其反码的末尾加1。
补码中0有唯一编码:[+0]补=0 0000000,[-0]补=0 0000000；
(3)补码的符号位取反就是移码；
(4) $N=2^{E}*F$
E称为阶码，F称为尾数.；
用阶称码和尾数表示的数为浮点数,这种表示方法称为浮点数表示法；
浮点数所能表示的数值范围主要由阶码决定,所表示数值的精度则由尾数决定；
(5)“NAN”即”不是一个数”,当运算结果不是实数或者无穷；
(6)对阶：使两个数的阶码相同,把阶码小的数的尾数右移(小阶向大阶看齐,这样丢失的精度少)；
补码再取补码等于原码。

±0的移码相同

采用补码可以简化计算机运算部件的设计。

各种码制带符号数的范围

从上图中，我们可以看到对于原码和反码表示的范围是一样的，并且是对称的。而对于补码和移码表示的范围是一样的，它可以比原码、反码表示的范围要多1（原因就在0这个位置）。

内存按字节编址（真题）

设用2K*4位的存储器芯片组成16K*8位的存储器（地址单元为0000H〜3FFFH，每个芯片的地址空间连续），则地址单元0B1FH所在芯片的最小地址编号为（4）。（2010年下半年）

（4） A. 0000H B. 0800H C. 2000H D. 2800H

内存单元按字节编址，地址0000A000H〜0000BFFFH共有（2）个存储单元。（2012年上半年）

（2） A. 8192K B. 1024K C. 13K D. 8K

地址编号从80000H到BFFFFH且按字节编址的内存容量为（5） KB，若用16K*4bit

的存储器芯片构成该内存，共需（6）片。（2013年上半年）

（5） A. 128 B. 256 C. 512 D. 1024

（6） A. 8 B. 16 C. 32 D. 64

若用256K*8bit的存储器芯片，构成地址40000000H到400FFFFFH且按字节编址的内存区域，则需（6）片芯片。（2014年上半年）

（6） A. 4 B. 8 C. 16 D. 32

内存按字节编址从A5000H到DCFFFH的区域其存储容量为（4）。（2014年下半年）

（4） A. 123KB B. 180KB C. 223KB D. 224KB

内存按字节编址从B3000H到DABFFH的区域其存储容量为（5）。（2015年下半年）

（5） A. 123KB B. 159KB C. 163KB D. 194KB

内存按字节编址，从A1000H到B13FFH的区域的存储容量为（5） KB。（2016年上半年）

（5） A. 32 B. 34 C. 65 D. 67

内存按字节编址。若用存储容量为32K*8bit的存储器芯片构成地址从A0000H到DFFFFH的内存，则至少需要（3）片芯片。（2017年下半年）

（3） A. 4 B. 8 C. 16 D. 32

内存按字节编址，地址从A0000H到CFFFFH的内存，共有（4）字节，若用存储容量为64k*8bit

的存储器芯片构成该内存空间，至少需要（5）片。（2019年下半年）

（4） A. 80KB B. 96KB C. 160KB D. 192KB

（5） A. 2 B. 3 C. 5 D. 8

浮点数

浮点数使用两个定点数来分别表示实数的尾数（F）和阶码（E）。其一般形式为： $N=2^{E}*F$

阶码为带符号的纯整数，尾数为带符号的纯小数。
一个数的浮点表示不是唯一的。小数点位置改变，阶码也随着相应改变。
浮点数所能表示的数值范围主要由阶码决定，所表示数值的精度则由尾数决定。
阶数不一样，先对阶小阶向大阶对，浮点数右移
规格化就是将尾数的绝对值限定在区间[0.5,1]
一般浮点数阶码用R位的移码表示，尾数用M位的补码表示。这种表示的数值范围为：

浮点数（真题）

浮点数的一般表示形式为 $N=2^{E}*F$ ，其中E为阶码，F为尾数。以下关于浮点表示的叙述中，错误的是（3）。两个浮点数进行相加运算，应首先（4）。（2009年下半年）

（3） A. 阶码的长度决定浮点表示的范围，尾数的长度决定浮点表示的精度

B. 工业标准IEEE754浮点数格式中阶码采用移码、尾数采用原码表示

C. 规格化指的是阶码采用移码、尾数采用补码

D. 规格化表示要求将尾数的绝对值限定在区间[0.5, 1）

（4） A. 将较大的数进行规格化处理 B. 将较小的数进行规格化处理

C. 将这两个数的尾数相加 D. 统一这两个数的阶码

计算机中的浮点数由三部分组成：符号位S，指数部分E（称为阶码）和尾数部分M。在总长度固定的情况下，增加E的位数、减少M的位数可以（5）。（2011年上半年）

（5） A. 扩大可表示的数的范围同时降低精度

B. 扩大可表示的数的范围同时提髙精度

C. 减小可表示的数的范围同时降低精度

D. 减小可表示的数的范围同时提高精度

原码、反码、补码和移码（真题）

计算机中常采用原码、反码、补码和移码表示数据，其中， $\pm 0$ 编码相同的是（5）。（2009年上半年）

（5） A. 原码和补码 B. 反码和补码

C. 补码和移码 D. 原码和移码

若某整数的16位补码为FFFFH（H表示十六进制），则该数的十进制值为（20）。（2010年上半年）

（20） A. 0 B. -1 C. $2^{16}-1$ D. $-2^{16}-1$

若某计算机采用8位整数补码表示数据，则运算（2）将产生溢出。（2010年下半年）

（2） A. -127+1 B. -127-1 C. 127+1 D. 127-1

原码表示法和补码表示法是计算机中用于表示数据的两种编码方法，在计算机系统中常采用补码来表示和运算数据，原因是采用补码可以（4）。（2011年上半年）

（4） A. 保证运算过程与手工运算方法保持一致

B. 简化计算机运算部件的设计

C. 提高数据的运算速度

D. 提高数据的运算精度

某机器字长为n，最高位是符号位，其定点整数的最大值为（2）。（2014年上半年）

（2） A. $2^{n}-1$ B. $2^{n-1}-1$ C. $2^{n}$ D. $2^{n}-1$

如果“2X”的补码是“90H”，那么X的真值是（3）。（2016年上半年）

（3） A. 72 B. -56 C. 56 D. 111

采用n位补码（包含一个符号位）表示数据，（3）。（2018年下半年）

（3） A. 可以直接表示数值 $2^{n}$

B. 可以直接表示数值 $-2^{n}$

C. 可以直接表示数值 $2^{n-1}$

D. 可以直接表示数值 $-2^{n-1}$

寻址

立即寻址：操作数就包含在指令中。
直接寻址：操作数存放在内存单元中，指令中直接给出操作数所在存储单元的地址。
寄存器寻址：操作数存放在某一寄存器中，指令中给出存放操作数的寄存器名。
寄存器间接寻址：操作数存放在内存单元中，操作数所在存储单元的地址在某个寄存器中。
间接寻址：指令中给出操作数地址的地址。
相对寻址：指令地址码给出的是一个偏移量（可正可负)，操作数地址等于本条指令的地址加上该偏移量。
变址寻址：操作数地址等于变址寄存器的内容加偏移量。

寻址（真题）

指令系统中采用不同寻址方式的目的是（2）。（2011年上半年）

（2） A. 提高从内存获取数据的速度 B. 提高从外存获取数据的速度

C. 降低操作码的译码难度 D. 扩大寻址空间并提高编程灵活性

若某条无条件转移汇编指令采用直接寻址，则该指令的功能是将指令中的地址码送入（1）。（2011年下半年）

（1） A. PC（程序计数器） B. AR（地址寄存器）

C. AC（累加器） D. ALU（算逻运算单元）

若CPU要执行的指令为：MOV R1, #45（即将数值45传送到寄存器R1中），则该指令中采用的寻址方式为（4）。（2012年上半年）

（4） A. 直接寻址和立即寻址 B. 寄存器寻址和立即寻址

C. 相对寻址和直接寻址 D. 寄存器间接寻址和直接寻址

若某计算机字长为32位，内存容量为2GB，按字编址，则可寻址范围为（6）。（2013年下半年）

（6） A. 1024M B. 1GB C. 512M D. 2GB

在机器指令的地址字段中，直接指出操作数本身的寻址方式称为（4）。（2015年下半年）

（4） A. 隐含寻址 B. 寄存器寻址 C. 立即寻址 D. 直接寻址

计算机指令系统采用多种寻址方式。立即寻址是指操作数包含在指令中，寄存器寻址是指操作数在寄存器中，直接寻址是指操作数的地址在指令中。这三种寻址方式获取操作数的速度（1）。（2021年下半年）

（1） A. 立即寻址最快，寄存器寻址次之，直接寻址最慢

B. 寄存器寻址最快，立即寻址次之，直接寻址最慢

C. 直接寻址最快，寄存器寻址次之，立即寻址最慢

D. 寄存器寻址最快，直接寻址次之，立即寻址最慢

答案：A，立即寻址最快，寄存器寻址第二、直接寻址第三

校验码

码距是指任意两个合法编码之间有多少个二级制位不同;

1、奇偶校验码：只能检错，不能纠错

只能检错，不能纠错，码距 = 2。
只能检测出奇数个数据位出错，不能检测偶数个数据位出错
水平奇偶校验码、垂直奇偶校验码、水平垂直奇偶校验码。

2、海明码：码距 = 2 ，检错能力码距 >= 3，才有可能有纠错能力

海明码可以检错也可以纠错。
码距 = 2 ，检错能力码距 >= 3，才有可能有纠错能力
数据位是 $n$ ，校验位是 $k$ ，则n和k必须满足一下关系： $2^{k}-1>=n+k$

3、循环冗余校验码：可以检错，但不能纠错

可以检错，但不能纠错,码距 = 2。
k个数据位后跟r个校验位
校验位r采用模2运算

校验码（真题）

以下关于校验码的叙述中，正确的是（5）。（2009年下半年）

（5） A. 海明码利用多组数位的奇偶性来检错和纠错

B. 海明码的码距必须大于等于1

C. 循环冗余校验码具有很强的检错和纠错能力

D. 循环冗余校验码的码距必定为1

以下关于海明码的叙述中，正确的是（5）。（2017年下半年）

（5） A. 海明码利用奇偶性进行检错和纠错

B. 海明码的码距为1

C. 海明码可以检错但不能纠错

D. 海明码中数据位的长度与校验位的长度必须相同

以下关于采用一位奇校验方法的叙述中，正确的是（5）。（2018年下半年）

（5） A. 若所有奇数位出错，则可以检测出该错误但无法纠正错误

B. 若所有偶数位出错，则可以检测出该错误并加以纠正

C. 若有奇数个数据位出错，则可以检测出该错误但无法纠正错误

D. 若有偶数个数据位出错，则可以检测出该错误并加以纠正

海明校验码是在n个数据位之外增设k个校验位，从而形成一个k+n位的新的码字，使新的码字的码距比较均匀地拉大。n与k的关系是（1）。（2009年上半年）

（1） A. $2^{k}-1>=n+k$

B. $2^{n}-1<=n+k$

C. $n=k$

D. $n-1<=k$

海明码利用奇偶性检错和纠错，通过在n个数据位之间插入k个校验位，扩大数据编码的码距。若

n=48，则k应为（3）。（2014年上半年）

（3） A. 4 B. 5 C. 6 D. 7

已知数据信息为16位，最少应附加（4）位校验位，以实现海明码纠错。（2016年下半年）

（4） A. 3 B. 4 C. 5 D. 6

己知数据信息为16位，最少应附加（5）位校验位，才能实现海明码纠错。（2017年上半年）

（5） A. 3 B. 4 C. 5 D. 6

海明码是一种纠错码，其方法是为需要校验的数据位增加若干校验位，使得校验位的值决定于某些被校位的数据，当被校数据出错时，可根据校验位的值的变化找到出错位，从而纠正错误。对于32位的数据，至少需要增加（4）个校验位才能构成海明码。以10位数据为例，其海明码表示为 $D_{9}D_{8}D_{7}D_{6}D_{5}D_{4}P_{4}D_{3}D_{2}D_{1}P_{3}D_{0}P_{2}P_{1}$ 中，其中 $D_{i}(0<=i<=9)$ 表示数据位， $P_{i}(1<=i<=4)$ 表示校验位，数据位 $D_{9}$ 由 $P_{4}$ 、 $P_{3}$ 和 $P_{2}$ 进行校验（从右至左 $D_{9}$ 的位序为14，即等于8+4+2，因此用第8位的 $P_{4}$ 、第4位的 $P_{3}$ 和第2位的 $P_{2}$ 校验），数据位 $D_{5}$ 由（5）进行校验。（2018年上半年）

（4） A．3 B. 4 C. 5 D. 6

（5） A. $P_{4}P_{1}$ B. $P_{4}P_{2}$ C. $P_{4}P_{3}P_{1}$ D. $P_{3}P_{2}P_{1}$

循环冗余校验码（CRC）利用生成多项式进行编码。设数据位为 $k$ 位，校验位为 $r$ 位，则CRC码的格式为（2）。（2012年下半年）

（2） A. $k$ 个数据位之后跟 $r$ 个校验位

B. 个校验位之后跟个数据位

C. 个校验位随机加入个数据位中

D. 个校验位等间隔地加入个数据位中

在（5）校验方法中，采用模2运算来构造校验位。（2019年上半年）

（5） A. 水平奇偶 B. 垂直奇偶

C. 海明码 D. 循环冗余

计算机体系结构

计算机体系结构的发展

Flynn分类法

体系结构类型	结构	关键特性	代表
单指令流单数据流（SISD）	控制部分：一个处理器：一个主存模块：一个		单处理器系统
单指令流多数据流（SIMD）	控制部分：一个处理器：多个主存模块：多个	各处理器以异步的形式执行同一条指令	并行处理机阵列处理机超级向量处理机
多指令流单数据流（MISD）	控制部分：多个处理器：一个主存模块：多个	被证明不可能，至少是不实际	目前没有，有文献称流水线计算机为此类
多指令流多数据流（MIMD）	控制部分：多个处理器：多个主存模块：多个	能够实现作业、任务指令等，各级全面并行	多处理机系统

Flynn分类法中主要有两个指标：一个是指令流，一个是数据流。指令流为机器执行的指令序列；数据流是由指令调用的数据序列。无论是指令流还是数据流，它们都分为两种类型：单、多。

CISC和RISC

CISC (Complex Instruction Set Computer) 和 RISC (Reduced Instruction Set Computer)

	RISC精简指令集计算机	CISC复杂指令集计算机
指令种类	少、精简	多、丰富
指令复杂度	低（简单）	高（复杂）
指令长度	固定	变化
寻址方式	少	复杂多样
实现（译码）方式	硬布线控制逻辑（组合逻辑控制器）	微程序控制技术
通用寄存器数量	多、大量	一般
流水线技术	支持	支持

CISC和RISC（真题）

以下关于CISC（Complex Instruction Set Computer, 复杂指令集计算机）和RISC（Reduced Instruction Set Computer, 精简指令集计算机）的叙述中，错误的是（2）。（2009年下半年）

（2） A. 在CISC中，其复杂指令都采用硬布线逻辑来执行

B. 采用CISC技术的CPU，其芯片设计复杂度更髙

C. 在RISC中，更适合采用硬布线逻辑执行指令

D. 采用RISC技术，指令系统中的指令种类和寻址方式更少

（5）不是RISC的特点。（2013年下半年）

（5） A. 指令种类丰富 B. 高效的流水线操作

C. 寻址方式较少 D. 硬布线控制

以下关于RISC和CISC的叙述中，不正确的是（5）。（2014年下半年）

（5） A. RISC通常比CISC的指令系统更复杂

B. RISC通常会比CISC配置更多的寄存器

C. RISC编译器的子程序库通常要比CISC编译器的子程序库大得多

D. RISC比CISC更加适合VLSI工艺的规整性要求

CISC是（6）的简称。（2015年下半年）

（6） A. 复杂指令集系统计算机 B. 超大规模集成电路

C. 精简指令集系统计算机 D. 超长指令字

以下关于RISC（精简指令系统计算机）技术的叙述中，错误的是（6）。（2019年上半年）

（6） A. 指令长度固定、指令种类尽量少

B. 指令功能强大、寻址方式复杂多样

C. 增加寄存器数目以减少访问次数

D. 用硬布线电路实现指令解码，快速完成指令译码

以下关于RISC和CISC计算机的叙述中，正确的是（2）。（2021年上半年）

（2） A. RISC不采用流水线技术，CISC采用流水线技术

B. RISC使用复杂的指令，CISC使用简单的指令

C. RISC采用很少的通用寄存器，CISC采用很多的通用寄存器

D. RISC采用组合逻辑控制器，CISC普遍采用微程序控制器

答案：D，根据知识点表格来对比ABC都有错误，唯有D正确。

存储系统

SRAM（静态随机存储器）：构成Cache（缓存）；
DRAM（动态随机存储器）：构成主存 DRAM需要周期性地刷新保持信息；
RAM（读/写存储器）

Cache存储器部分用来存放主存的部分拷贝（副本）信息。控制部分的功能是判断CPU要访问的信息是否在Cache存储器中，若在即为命中，若不在则没有命中。命中时直接对Cache存储器寻址；未命中时，要按照替换原则决定主存的一块信息放到Cache存储器的哪一块里。

补充内容
- 虚拟存储器由主存与辅存组成。
- 闪存（flsah）类似U盘，掉电后信息不会丢失。以块为单位进行删除。闪存是EPROM的一种类型，可以代替ROM存储器。闪存不可以代替主存。
- Cache 与主存地址的映射是由硬件自动完成的
- 数据总线：数地控 即数据总线、地址总线和控制总线
- 发生块冲突从多到少的顺序：直接映像 > 组相联映像 > 全相联映像。
按存储器所处位置可分为：
- 内存（主存）：在主机内或主板上，存放机器当前运行所需的程序和数据，以便向CPU提供信息。（相对外存）容量小、速度快。
- 外存（辅存）：存放当前不参加运行的大量信息，在需要时调入内存。
按存储器的构成材料分类：
- 磁存储器
- 半导体存储器
- 光存储器
按存储器工作方式：
- 读/写存储器（RAM）。
- 只读存储器：ROM、PROM、EPROM、EEPROM等。
  - 固定只读存储器（ROM）：厂家生产时就写好数据在其中。只能读（用户）不能写。一般用于存放BIOS和微程序控制。
  - 可编程读只读存储器（PROM）：其内容可以由用户一次性地写入，写入后不能再修改。
  - EPROM、EEPROM是指带电可擦可编程只读存储器。
按访问方式：
- 按地址访问：
  - 随机存储器（RAM）
  - 顺序存储器（SAM）
  - 直接存储器（DAM）
- 按内容访问：例如相联存储器。
高速缓存（Cache）用来存放当前最活跃的程序和数据，其特点是：
- 位于CPU与主存之间；容量一般在几千字节到几兆字节之间；
- 速度一般比主存快5~10倍，由快速半导体存储器构成；
- 其内容是主存局部域的副本，对程序员来说是透明的。
ROM（只读存储器）
PROM（可编程的只读存储器）

Cache 与主存地址的映射是由硬件自动完成的数据总线：数地控，数据总线、地址总线和控制总线。

存储器（真题）

（3）是指按内容访问的存储器。（2009年上半年）

（3） A. 虚拟存储器 B. 相联存储器

C. 高速缓存（Cache） D. 随机访问存储器

相联存储器按（3）访问。（2012年上半年）

（3） A. 地址 B. 先入后出的方式

C. 内容 D. 先入先出的方式

（4）不属于按寻址方式划分的一类存储器。（2012年下半年）

（4） A. 随机存储器 B. 顺序存储器

C. 相联存储器 D. 直接存储器

常用的虚拟存储器由（1）两级存储器组成。（2013年上半年）

（1） A. 主存-辅存 B. 主存-网盘

C. Cache-主存 D. Cache-硬盘

虚拟存储体系由（2）两级存储器构成。（2015年下半年）

（2） A. 主存-辅存 B. 寄存器-Cache

C. 寄存器-主存 D. Cache-主存

计算机系统的主存主要是由（4）构成的。（2017年下半年）

（4） A. DRAM B. SRAM C. Cache D. EEPROM

CPU访问存储器时，被访问数据一般聚集在一个较小的连续存储区域中。若一个存储单元已被访问，则其邻近的存储单元有可能还要被访问，该特性被称为（3）。（2019年上半年）

（3） A. 数据局部性 B. 指令局部性

C. 空间局部性 D. 时间局部性

以下关于闪存（Flash Memory）的叙述中，错误的是（4）。（2021年上半年）

（4） A. 掉电后信息不会丢失，属于非易失性存储器

B. 以块为单位进行删除操作

C. 采用随机访问方式，常用来代替主存

D. 在嵌入式系统中可以用Flash来代替ROM存储器

答案：C，闪存可以理解为U盘，故掉电后信息不会丢失。闪存是以块为单位进行删除的。闪存式EPROM的一种类型，可以代替ROM存储器。

（5）是一种需要通过周期性刷新来保持数据的存储器件。（2021年下半年）

（5） A. SRAM B. DRAM

C. FLASH D. EEPROM

指令的流水线处理

1.顺序方式 2.重叠方式 3.流水方式

计算机中的流水线技术是把一个重复的过程分解为若干个子过程，每个子过程与其他子过程并行进行。

若要执行n条指令：

顺序执行总时间：顺序执行总时间 = 单条指令执行的时间 × n
流水线执行总时间：
- 流水线执行总时间 = 一条指令执行的时间 + 流水线周期 × (n−1)
- 流水线（操作）周期为执行时间最长的一段操作的时间。
连续输入n条指令的吞吐率：
- 吞吐率 = n ÷ 总执行时间
- 如果是流水线的吞吐率，则总执行时间为流水线执行总时间。 流水线的吞吐率是最长流水段操作时间的倒数。即：最长流水段操作时间 = 流水线执行总时间 ÷ n
加速比：

加速比 = 顺序执行总时间 ÷ 流水线执行总时间

流水线（真题）

以下关于指令流水线性能度量的叙述中，错误的是（6）。（2015年上半年）

（6） A. 最大吞吐率取决于流水线中最慢一段所需的时间

B. 如果流水线出现断流，加速比会明显下降

C. 要使加速比和效率最大化应该对流水线各级采用相同的运行时间

D. 流水线采用异步控制会明显提高其性能

某四级指令流水线分别完成取指、取数、运算、保存结果四步操作。若完成上述操作的时间依次为8ns、9ns、4ns、8ns，则该流水线的操作周期应至少为（2） ns。（2017年下半年）

（2） A. 4 B. 8 C. 9 D. 33

流水线的吞吐率是指单位时间流水线处理任务数，如果各段流水的操作时间不同，则流水线的吞吐率是（6）的倒数。（2018年上半年）

（6） A. 最短流水段操作时间 B. 各段流水的操作时间总和

C. 最长流水段操作时间 D. 流水段数乘以最长流水段操作时间

下列关于流水线方式执行指令的叙述中，不正确的是（6）。（2018年下半年）

（6） A. 流水线方式可提高单条指令的执行速度

B. 流水线方式下可同时执行多条指令

C. 流水线方式提高了各部件的利用率

D. 流水线方式提高了系统的吞吐率

某指令流水线由5段组成，第1、3、5段所需时间为 $\Delta t$ ，第2、4段所需时间分别为 $3\Delta t$ 、 $2\Delta t$

，如下图所示，那么连续输入n条指令时的吞吐率（单位时间内执行的指令个数）TP为（6）。（2009年上半年）

一条指令的执行过程可以分解为取指、分析和执行三步，在取指时间 $t_{1}=3\Delta t$

、分析时间 $t_{2}=2\Delta t$ 、执行 $t_{3}=4\Delta t$ 的情况下，若按串行方式执行，则10条指令全部执行完需要（5） $\Delta t$ 。若按照流水方式执行，则执行完10条指令需要（6） $\Delta t$

。（2012年上半年）

（5） A. 40 B. 70 C. 90 D. 100

（6） A. 20 B. 30 C. 40 D. 45

某指令流水线由4段组成，各段所需要的时间如下图所示。连续输入8条指令时的吞吐率（单位时间内流水线所完成的任务数或输出的结果数）为（4）。（2013年下半年）

（4） A. $8/56\Delta t$

B. $8/32\Delta t$

C $8/28\Delta t$

D. $8/24\Delta t$

通常可以将计算机系统中执行一条指令的过程分为取指令，分析和执行指令3步。若取指令时间为

$4\Delta t$ ，分析时间为 $2\Delta t$ ，执行时间为 $3\Delta t$ ；若按照执行第i条，分析第i+1条，读取第i+2条重叠的流水线方式执行指令，则从头到尾执行完600条指令所需时间为（5） $\Delta t$ 。（2014年上半年）

（4） A. 2400 B. 3000 C. 3600 D. 5400

（5） A. 2400 B. 2405 C. 3000 D. 3009

将一条指令的执行过程分解为取指、分析和执行三步，按照流水方式执行，若取指时间

$t_{1}=4\Delta t$ 、分析时间 $t_{2}=2\Delta t$ 、执行时间 $t_{3}=3\Delta t$ ，则执行完100条指令，需要的时间为（5）。（2016年下半年）

（5） A. 200 B. 300 C. 400 D. 405

执行指令时，将每一条指令都分解为取指、分析和执行三步，已知取指时间 $t=5\Delta t$ ，分析时间 $t1=2\Delta t$ ，执行时间 $t2=3\Delta t$ 如果按照执行分析取指重叠的流水线方式执行指令，从头到尾执行完500条指令需（6） $\Delta t$ 。（2019年下半年）

（6） A. 2500 B. 2505 C. 2510 D. 2515

Cache高速缓存

cache与主存地址的映射是由硬件自动完成；
存放最活跃的程序和数据，在cpu与主存之间，比主存块5-10倍，容量几千字节到几兆字节。对于程序员是透明（看不到的）
cache存储器用来主存的部分拷贝（副本）信息，CPU一般先从这里面找有没有自己想要的，有就命中（拿），没有就去内存拿。内存一般会把部分的程序数据给cache。
替换算法为了让cache尽可能高的命中率，容量越大，命中率越高（逐渐接近百分百）。当cache容量满后需要跟内存替换CPU所需要内容。
随机替换算法
先进先出算法
近期最少算法
优化替换算法
高速缓存的地址映像
cpu工作送出的是主存单元的地址，而应从cache存储器中读写信息，所以需要将主存地址转换成cache地址存储器的地址。
直接映像冲突多
主存的块跟cache块一一对应。
全相联映像冲突少
主存任一块都可以去cache的任何一块。
组相联映像冲突较少
组是对应的，组里面的块任意选。

Cache概念（真题）

以下关于Cache的叙述中，正确的是（6）。（2009年下半年）（作为了解）

（6） A. 在容量确定的情况下，替换算法的时间复杂度是影响Cache命中率的关

键因素

B. Cache的设计思想是在合理成本下提高命中率

C. Cache的设计目标是容量尽可能与主存容量相等

D. CPU中的Cache容量应大于CPU之外的Cache容量

Cache的地址映像方式中，发生块冲突次数最小的是（3）。（2015年上半年）

（3） A. 全相联映像 B. 组相联映像 C. 直接映像 D. 无法确定

主存与Cache的地址映射方式中，（2）方式可以实现主存任意一块装入Cache中任意位置，只有装满才需要替换。（2016年上半年）

（2） A. 全相联 B. 直接映射 C. 组相联 D. 串并联

以下关于Cache（高速缓冲存储器）的叙述中，不正确的是（6）。（2017年上半年）

（6） A. Cache的设置扩大了主存的容量

B. Cache的内容是主存部分内容的拷贝

C. Cache的命中率并不随其容量增大线性地提高

D. Cache位于主存与CPU之间

在CPU内外常需设置多级高速缓存（Cache），主要目的是（1）。（2019年下半年）

（1） A. 扩大主存的存储容量

B. 提高CPU访问主存数据或指令的效率

C. 扩大存储系统的存量

D. 提高CPU访问内外存储器的速度

Cache与主存的映射（真题）

在程序的执行过程中，Cache与主存的地址映像由（3）。（2011年下半年）

（3） A. 专门的硬件自动完成 B. 程序员进行调度

C. 操作系统进行管理 D. 程序员和操作系统共同协调完成

位于CPU与主存之间的高速缓冲存储器（Cache）用于存放部分主存数据的拷贝，主存地址与Cache地址之间的转换工作由（1）完成。（2012年上半年）

（1） A. 硬件 B. 软件 C. 用户 D. 程序员

在程序执行过程中，Cache与主存的地址映像由（1）。（2013年下半年）

（1） A. 硬件自动完成 B. 程序员调度

C. 操作系统管理 D. 程序员与操作系统协同完成

以下关于Cache与主存间地址映射的叙述中，正确的是（6）。（2016年下半年）

（6） A. 操作系统负责管理Cache与主存之间的地址映射

B. 程序员需要通过编程来处理Cache与主存之间的地址映射

C. 应用软件对Cache与主存之间的地址映射进行调度

D. 由硬件自动完成Cache与主存之间的地址映射

在程序执行过程中，Cache与主存的地址映射是由（1）完成的。（2017年下半年）

（1） A. 操作系统 B. 程序员调度 C. 硬件自动 D. 用户软件

在程序执行过程中，高速缓存（Cache）与主存间的地址映射由（1）。（2020年下半年）

（1） A. 操作系统进行管理 B. 存储管理软件进行管理

C. 程序员自行安排 D. 硬件自动完成

答案：D，记住高速缓存（Cache）与主存之间的地址映射是由硬件自动完成的就好。

中断

计算机在执行程序过程中，当遇到急需处理的事件时，暂停当前正在运行的程序，转去执行有关服务程序，处理完后自动返回源程序，这个过程称为中断。

中断向量：提供中断服务程序的入口地址
中断响应时间：发出中断请求开始，到进入中断服务程序
保存现场：返回执行源程序
多级中断使用堆栈来保护现场最有效

中断（真题）

中断向量可提供（2）。（2013年上半年）

（2） A. I/O设备的端口地址 B. 所传送数据的起始地址

C. 中断服务程序的入口地址 D. 主程序的断点地址

为了便于实现多级中断嵌套，使用（3）来保护断点和现场最有效。（2013年上半年）

（3） A. ROM B. 中断向量表 C. 通用寄存器 D. 堆栈

计算机中CPU的中断响应时间指的是（4）的时间。（2015年上半年）

（4） A. 从发出中断请求到中断处理结束

B. 从中断处理开始到中断处理结束

C. CPU分析判断中断请求

D. 从发出中断请求到开始进入中断处理程序

计算机运行过程中，遇到突发事件，要求CPU暂时停止正在运行的程序，转去为突发事件服务，服务完毕，再自动返回原程序继续执行，这个过程称为（2），其处理过程中保存现场的目的是（3）。（2018年上半年）

（2） A. 阻塞 B. 中断 C. 动态绑定 D. 静态绑定

（3） A. 防止丢失数据 B. 防止对其他部件造成影响

C. 返回去继续执行原程序 D. 为中断处理程序提供数据

计算机运行过程中，进行中断处理时需保存现场，其目的是（3）。（2019年下半年）

（3） A. 防止丢失中断处理程序的数据

B. 防止对其他程序的数据造成破坏

C. 能正确返回到被中断的程序继续执行

D. 能为中断处理程序提供所需的数据

中断向量提供（6）。（2020年下半年）

（6） A. 函数调用结束后的返回地址 B. I/O设备的接口地址

C. 主程序的入口地址 D. 中断服务程序入口地址

中断向量提供（4）。（2021年下半年）

（4） A. 被选中设备的地址 B. 待传送数据的起始地址

C. 中断服务程序入口地址 D. 主程序的断点地址

输入输出(I/O)控制方式

程序查询方式
CPU和 I/O（外设）只能串行工作，CPU需要一直轮询检查，长期处于忙等状态。CPU 利用率低
一次只能读/写一个字
由 CPU 将数放入内存
　　　
中断驱动方式
- I/O 设备通过中断信号主动向 CPU 报告 I/O 操作已完成
- CPU 和 I/O（外设）可并行工作
- CPU 利用率得到提升
- 一次只能读/写一个字
- 由 CPU 将数据放入内存
- 直接存储器方式（DMA）
  - CPU 和 I/O（外设）可并行工作
  - 仅在传送数据块的开始和结束时才需要 CPU 的干预
  - 由外设直接将数据放入内存
  - 一次读写的单位为”块“而不是字

输入输出（IO）控制方式概念（真题）

以下关于计算机系统中断概念的叙述中，正确的是（3）。（2010年上半年）

（3） A. 由I/O设备提出的中断请求和电源掉电都是可屏蔽中断

B. 由I/O设备提出的中断请求和电源掉电都是不可屏蔽中断

C. 由I/O设备提出的中断请求是可屏蔽中断，电源掉电是不可屏蔽中断

D. 由I/O设备提出的中断请求是不可屏蔽中断，电源掉电是可屏蔽中断

计算机运行过程中，CPU需要与外设进行数据交换。采用（6）控制技术时，CPU与外设可并行工作。（2017年下半年）

（6） A. 程序查询方式和中断方式

B. 中断方式和DMA方式

C. 程序查询方式和DMA方式

D. 程序查询方式、中断方式和DMA方式

异常是指令执行过程中在处理器内部发生的特殊事件，中断是来自处理器外部的请求事件。以下关于中断和异常的叙述中，正确的是（6）。（2021年上半年）

（6） A. “DMA传送结束”、“除运算时除数为0”都为中断

B. “DMA传送结束”为中断、“除运算时除数为0”为异常

C. “DMA传送结束”为异常、“除运算时除数为0”为中断

D. “DMA传送结束”、“除运算时除数为0”都为异常

答案：B，这个作了解就好，一些基本概念。

以下关于中断方式与DMA方式的叙述中，正确的是（3）。（2021年下半年）

（3） A. 中断方式与DMA方式都可实现外设与CPU之间的并行工作

B. 程序中断方式和DMA方式在数据传输过程中都不需要CPU的干预

C. 采用DMA方式传输数据的速度比程序中断方式的速度慢

D. 程序中断方式和DMA方式都不需要CPU保护现场

答案：A，中断驱动方式和DMA方式可以实现外设与CPU之间的并行工作。程序中断方式在数据传输过程种需要CPU的干预，DMA传输数据速度比中断方式快，中断方式需要保护现场。

DMA（真题）

在输入输出控制方法中，采用（1）可以使得设备与主存间的数据块传送无需CPU干预。（2010年下半年）

（1） A. 程序控制输入输出 B. 中断

C. DMA D. 总线控制

在I/O设备与主机间进行数据传输时，CPU只需在开始和结束时作少量处理，而无需干预数据传送过程的是（5）方式。（2012年下半年）

（5） A. 中断 B. 程序查询

C. 无条件传送 D. 直接存储器存取

DMA工作方式下，在（4）之间建立了直接的数据通路。（2013年上半年）

（4） A. CPU与外设 B. CPU与主存

C. 主存与外设 D. 外设与外设

CPU是在（1）结束时响应DMA请求的。（2015年下半年）（了解即可）

（1） A. 一条指令执行 B. 一段程序

C. 一个时钟周期 D. 一个总线周期

计算机系统中常用的输入/输出控制方式有无条件传送、中断、程序查询和DMA方式等。当采用（3）方式时，不需要CPU执行程序指令来传送数据。（2017年上半年）

（3） A. 中断 B. 程序查询 C. 无条件传送 D. DMA

DMA控制方式是在（2）之间直接建立数据通路进行数据的交换处理。（2019年上半年）

（2） A. CPU与主存 B. CPU与外设

C. 主存与外设 D. 外设与外设

采用DMA方式传送数据时，每传送一个数据都需要占用一个（3）。（2021年上半年）

（3） A. 指令周期 B. 总线周期

C. 存储周期 D. 机器周期

答案：B

总线

总线是连接计算机有关部件的一组信号线，是计算机中用来传送信息代码的公共通道。

采用总线结构主要有以下优点：

简化系统结构，便于系统设计制造；
大大减少了连线数目，便于布线，减小体积，提高系统的可靠性；
便于接口设计，所有与总线连接的设备均采用类似的接口；
便于系统的扩充、更新与灵活配置，易于实现系统的模块化；
便于设备的软件设计；
便于故障诊断和维修，同时也降低了成本。

在计算机系统中采用总线结构，便于实现系统的积木化构造，同时可以减少信息传输线的数量。

微机中的总线分为：

数据总线
地址总线
控制总线

常见总线：

ISA总线。
EISA总线。
PCI总线：PCI总线是目前微型机上广泛采用的并行内总线。
PCI Express 总线。
前端总线。
RS-232C。
SCSI总线：小型计算机系统接口（SCSI）是一条并行外总线。
SATA。
USB。
IEEE-1394。
IEEE-488总线。

总线（真题）

处理机主要由处理器、存储器和总线组成，总线包括（4）。（2009年上半年）

（4） A. 数据总线、地址总线、控制总线

B. 并行总线、串行总线、逻辑总线

C. 单工总线、双工总线、外部总线

D. 逻辑总线、物理总线、内部总线

若内存容量为4GB，字长为32，则（3）。（2010年下半年）

（3） A. 地址总线和数据总线的宽度都为32

B. 地址总线的宽度为30，数据总线的宽度为32

C. 地址总线的宽度为30，数据总线的宽度为8

D. 地址总线的宽度为32，数据总线的宽度为8

在计算机系统中釆用总线结构，便于实现系统的积木化构造，同时可以（3）。（2011年上半年）

（3） A. 提高数据传输速度 B. 提高数据传输量

C. 减少信息传输线的数量 D. 减少指令系统的复杂性

总线复用方式可以（4）。（2011年下半年）

（4） A. 提高总线的传输带宽 B. 增加总线的功能

C. 减少总线中信号线的数量 D. 提高CPU利用率

（6）不属于系统总线。（2012年下半年）

（6） A. ISA B. EISA C. SCSI D. PCI

三总线结构的计算机总线系统由（1）组成。（2014年下半年）

（1） A. CPU总线、内存总线和IO总线

B. 数据总线、地址总线和控制总线

C. 系统总线、内部总线和外部总线

D. 串行总线、并行总线和PCI总线

总线宽度为32bit，时钟频率为200MHz，若总线上每5个时钟周期传送一个32bit的字，则该总线的带宽为（5） MB/s。（2015年上半年）

（5） A. 40 B. 80 C. 160 D. 200

以下关于总线的叙述中，不正确的是（6）。（2016年上半年）

（6） A. 并行总线适合近距离高速数据传输

B. 串行总线适合长距离数据传输

C. 单总线结构在一个总线上适应不同种类的设备，设计简单且性能很高

D. 专用总线在设计上可以与连接设备实现最佳匹配

以下关于PCI总线和SCSI总线的叙述中，正确的是（2）。（2021年下半年）

（2） A. PCI总线是串行外总线，SCSI总线是并行内总线

B. PCI总线是串行内总线，SCSI总线是串行外总线

C. PCI总线是并行内总线，SCSI总线是串行内总线

D. PCI总线是并行内总线，SCSI总线是并行外总线

答案：D

安全性、可靠性与系统性能评测基础知识

加密技术和认证技术

加密技术：
1. 对称加密（私有密钥加密）加密和解密是同一把密钥，只有一把密钥密钥分发有缺陷 1. 加密解密速度很快 2. 适合加密大量明文数据
2. 非对称密钥（公开密钥加密）加密和解密不是同一把密钥，一共有两把密钥分别是公钥和私钥用公钥加密只能用私钥解密用私钥加密只能用公钥解密不能通过一把推出另一把用接收方的公钥加密明文，可以实现防止窃听的效果密钥分发没有缺陷 1.加密解密速度很慢
3. 混合加密
认证技术：
1. 摘要：将发送的明文进行Hash算法后得到的摘要放在密文后一起发送过去，与接收方解密后的明文进行相同的Hash算法得到的摘要进行对比，如果一致，则没有篡改，否则有篡改。防止报文被篡改
2. 数字签名：发送方用自己的私钥对摘要进行签名（加密）得到数字签名放在密文后一起发送过去接收方用发送方的公钥对数字签名进行验证（解密）如果验证成功则该消息没有被假冒且不能否认，否则该消息的真实性为假冒发送。
3. 数字证书：用户向CA（权威机构）机构申请数字证书，将个人信息和公钥发给CA机构，CA机构颁给用户数字证书，数字证书用CA的私钥进行签名（加密）用CA的公钥验证（解密）数字证书得到用户的公钥。

对称密钥（私钥、私有密钥加密）算法（共享密钥加密算法）	非对称密钥（公钥、公开密钥加密）算法
DES	RSA
3DES	ECC
RC-5	DSA
IDEA
AES
RC4

对称密钥RC4算法:

对称密钥适合大量明文消息进行加密传输；

MD5 摘要算法：对任意长度的输入计算得到的结果长度为128位。

Hash函数

SHA-1 安全散列算法

认证是处理主动攻击；

加密是处理被动攻击；

会话拦截属于主动攻击；
流量分析、系统干涉属于被动攻击；

安全性（真题）

公钥私钥

公钥体系中，私钥用于（66），公钥用于（67）。（2010年下半年）

（66） A. 解密和签名 B. 加密和签名 C. 解密和认证 D. 加密和认证

（67） A. 解密和签名 B. 加密和签名 C. 解密和认证 D. 加密和认证

数字签名

网络安全包含了网络信息的可用性、保密性、完整性和网络通信对象的真实性。其中，数字签名是对（8）的保护。（2009年上半年）

（8） A. 可用性 B. 保密性 C. 连通性 D. 真实性

甲和乙要进行通信，甲对发送的消息附加了数字签名，乙收到该消息后利用（7）验证该消息的真实性。（2012年上半年）

（7） A. 甲的公钥 B. 甲的私钥

C. 乙的公钥 D. 乙的私钥

（8）不是数字签名的作用。（2016年下半年）

（8） A. 接收者可验证消息来源的真实性 B. 发送者无法否认发送过该消息

C. 接收者无法伪造或篡改消息 D. 可验证接收者合法性

在安全通信中，S将所发送的信息使用（8）进行数字签名，T收到该消息后可利用（9）验证该消息的真实性。（2018年上半年）

（8） A. S的公钥 B. S的私钥 C. T的公钥 D. T的私钥

（9） A. S的公钥 B. S的私钥 C. T的公钥 D. T的私钥

数字证书

某网站向CA申请了数字证书，用户通过（9）来验证网站的真伪。（2009年下半年）

（9） A. CA的签名 B. 证书中的公钥

C. 网站的私钥 D. 用户的公钥

用户A从CA获得用户B的数字证书，并利用（7）验证数字证书的真实性。（2011年上半年）

（7） A. B的公钥 B. B的私钥

C. CA的公钥 D. CA的私钥

从认证中心CA获取用户B的数字证书，该证书用（9）作数字签名；从用户B的数字证书中可以获得B的公钥。（2011年下半年）

（9） A. CA的公钥 B. CA的私钥 C. B的公钥 D. B的私钥

用户B收到用户A带数字签名的消息M，为了验证M的真实性，首先需要从CA获取用户A的数字证书，并利用（8）验证该证书的真伪，然后利用（9）验证M的真实性。（2012年下半年）

（8） A. CA的公钥 B. B的私钥 C. A的公钥 D. B的公钥

（9） A. CA的公钥 B. B的私钥 C. A的公钥 D. B的公钥

PKI体制中，保证数字证书不被篡改的方法是（8）。（2013年下半年）

（8） A. 用CA的私钥对数字证书签名

B. 用CA的公钥对数字证书签名

C. 用证书主人的私钥对数字证书签名

D. 用证书主人的公钥对数字证书签名

假定用户A、B分别在 $I_{1}$ 和 $I_{2}$ 两个CA处取得了各自的证书，下面（9）是A、B互信的必要条件。（2017年上半年）

（9） A. A、B互换私钥

B. A、B互换公钥

C. $I_{1}$ $I_{2}$ 互换私钥

D. $I_{1}$ $I_{2}$ 互换公钥

用户A和B要进行安全通信，通信过程需确认双方身份和消息不可否认。A和B通信时可使用（9）来对用户的身份进行认证；使用（10）确保消息不可否认。（2019年上半年）

（9） A. 数字证书 B. 消息加密 C. 用户私钥 D. 数字签名

（10） A. 数字证书 B. 消息加密 C. 用户私钥 D. 数字签名

某电子商务网站向CA申请了数字证书，用户可以通过使用（10）验证（11）的真伪来确定该网站的合法性。（2019年下半年）

（10） A. CA的公钥 B. CA的签名 C. 网站的公钥 D. 网站的私钥

（11） A. CA的公钥 B. CA的签名 C. 网站的公钥 D. 网站的私钥

加密算法(真题)

利用报文摘要算法生成报文摘要的目的是（7）。（2013年上半年）

（7） A. 验证通信对方的身份，防止假冒

B. 对传输数据进行加密，防止数据被窃听

C. 防止发送方否认发送过数据

D. 防止发送的报文被篡改

下列算法中，不属于公开密钥加密算法的是（9）。（2013年下半年）

（9） A. ECC B. DSA C. RSA D. DES

可用于数字签名的算法是（7）。（2016年下半年）

（7） A. RSA B. IDEA C. RC4 D. MD5

以下加密算法中适合对大量的明文消息进行加密传输的是（8）。（2017年上半年）

（8） A. RSA B. SHA-1 C. MD5 D. RC5

DES是（7）算法。（2018年下半年）

（7） A. 公开密钥加密 B. 共享密钥加密

C. 数字签名 D. 认证

MD5是（9）算法，对任意长度的输入计算得到的结果长度为（10）位。（2018年下半年）

（9） A. 路由选择 B. 摘要 C. 共享密钥 D. 公开密钥

（10） A. 56 B. 128 C. 140 D. 160

下列算法中，不属于公开密钥加密算法的是（8）。（2019年下半年）

（8） A. ECC B. DSA C. RSA D. DES

以下关于认证和加密的叙述中，错误的是（7）。（2020年下半年）

（7） A. 加密用以确保数据的保密性

B. 认证用以确保报文发送者和接收者的真实性

C. 认证和加密都可以阻止对手进行被动攻击

D. 身份认证的目的在于识别用户的合法性，阻止非法用户访问系统

答案：C，认证阻止主动攻击，加密阻止别动攻击。

下列算法中属于非对称加密算法的是（9）。（2021年上半年）

（9） A. DES B. RSA C. AES D. MD5

答案：B，公钥加密算法也称非对称加密算法

AES是一种（8）算法。（2021年下半年）

（8） A. 公钥加密 B. 流密码 C. 分组加密 D. 消息摘要

1.3.3 计算机可靠性

计算机可靠性模型

可靠性

串联系统。假设一个系统由N个子系统组成，当且仅当所有子系统都能正常工作时系统才能正常工作，这样的系统称为串联系统。
- 系统可靠性 R = R₁R₂···Rn
并联系统。假设一个系统由N个子系统组成，只要有一个子系统正常工作，系统就能正常工作，这样的系统称为并联系统。
2. 系统可靠性 R = 1 - (1-R₁)(1-R₂)···(1-Rn)