『USB3.0Cypress』FPGA开发(2)GPIF II读写时序分析

目录

1.写时序分析

1.1写时序

1.2官方状态机设计

1.3缓冲区切换现象

1.4官方verilog代码Bug

2.读时序分析

2.1读时序

2.2官方状态机设计

2.3官方代码分析

3.传送门

1.写时序分析

1.1写时序

GPIF II接口如何去写？如下图所示，对于写时序来讲需要控制的信号有PCLK、SLCS、SLWR、db[31：0]、FLAGA、FLAGB、addr，可将其余控制线配置为固定值1，包括SLRD、SLOE、PKTEND（该信号与写操作有关，第4节单独介绍）。首先，FIFO地址稳定即通过addr信号选择与上行数据通道相连的线程，且 SLCS#信号被激活。然后在SLWR拉低的时候，向数据总线上写入32bit字即可。

什么时候才能去写？不同的应用场景，开始向GPIF II写数据的时机不同。但不论什么场景，写数据之前应该判断FLAGA的状态（缓冲区的状态），在缓冲区不满即FLAGA=1时还要判断FLAGB的状态，FLAGB=1代表局部标志就位后