数字IC必修之Verilog知识点——时序逻辑（sequential logic），锁存器，异步&同步触发器flipflops，N位移位寄存器，计数器，FSM三段式状态机

Lambor_Ma

于 2020-08-05 22:56:53 发布

阅读量1k

点赞数 2

CC 4.0 BY-SA版权

分类专栏： verilog 数字文章标签： verilog fpga

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/weixin_42664351/article/details/107820321

数字同时被 2 个专栏收录

29 篇文章

订阅专栏

15 篇文章

订阅专栏

本文深入探讨了数字电路设计中的核心概念，包括同步与异步电路的区别，触发器（Flip-Flops）的工作原理，以及有限状态机（FSMs）在同步时钟电路中的应用。文章详细解释了状态机的不同类型，如Mealy状态机和Moore状态机，并介绍了它们在实际电路设计中的作用。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

Flip-Flops
asynchronous (异步中CDC)
synchronous(同步时钟)
时钟上升沿到来后，会产生的
FSMs:有限状态机
在同步时钟中一般用状态机来进行控制
——structural view(FFs separate from combinational logic)
——behavioral view(synthesis of sequencers)
Latch with Reset

第二个if没有else连接，所以当g=0时，Q锁存原来的值。
异步复位FF
同步reset/set
FF with Async & Sync Restn

在这里插入图片描述
7. N-bit shift register (N比特移位寄存器)

在这里插入图片描述
8. Counter 计数器

9. FSM

Mealy state machine: 输出取决于当前状态和当前输入

在这里插入图片描述

Moore: 输出只与现在状态有关

在这里插入图片描述

Moore Verilog FSM 三段式

在这里插入图片描述

判断转移状态的时候也能写成，next_state= (in)?`one1:`zero ;

Mealy Verilog FSM 三段式

在这里插入图片描述

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。